【課題】省面積及び省電力のための半導体集積回路の設計方法を提供する。
【解決手段】主回路２１７と適応電圧用調整回路を含む半導体集積回路であって、適応電圧調整用回路は、クロック信号を受け取るように構成された整合回路２１１と、整合回路２１１の出力を受け取り、また、クロック信号を受け取るように構成された位相検出器２１３と、電源電圧を増加又は減少させるように構成された電圧レギュレータ２１５とを含み、主回路２１７は電圧レギュレータ２１５から電源電圧を受け取るように構成され、整合回路２１１は電源電圧を受け取って、電源電圧における増加又は減少に基づいて、信号伝搬における遅延を調整するように構成される。 （もっと読む）

【課題】ウェイクアップ中の電力スイッチ加速方法及び装置を提供する。
【解決手段】一実施形態において、集積回路は、少なくとも１つの電力ゲート回路ブロックを含む。電力ゲート回路ブロックは、該ブロックがアクティブであるときにその回路へ電圧を送るバーチャル電圧ノードを含む。バーチャル電圧ノードと、それに対応するグローバル電圧ノードとの間に電力スイッチが結合される。電力ゲート回路ブロックがパワーオンであるときに、電力スイッチが順次にアクチベートされる。電力スイッチがアクチベートされる割合は、バーチャル電圧ノードの電圧が増加するにつれて高くなる。電力スイッチを順次にアクチベートすることで、過剰な電流が電力ゲート回路ブロックに流入するのを防止する。バーチャル電圧ノードの電圧が少なくともあるレベルにあるときに電力スイッチがアクチベートされる割合を高めることで、より高速のウェイクアップを許すことができる。 （もっと読む）

【課題】より高電圧をより高速にスイッチングできる高速スイッチング動作回路を提供する。
【解決手段】ＤＣ／ＤＣコンバータ１は、活性領域がＳｉＣ半導体からなるＭＩＳＦＥＴで構成されたスイッチング素子１０を有する。駆動回路１１は、スイッチング素子１０を１ＭＨｚ以上の駆動周波数で駆動する。スイッチング素子１０のスイッチング時の電圧変化速度は５×１０^９Ｖ／秒以上である。前記ＭＩＳＦＥＴは、活性領域に形成されたトレンチと、トレンチの底面および壁面を絶縁膜と、絶縁膜を介して活性領域に対向するゲート電極とを含むトレンチゲート構造を有していてもよい。 （もっと読む）

【課題】高い電圧を有する入力信号に対して適切に動作するアナログスイッチを有する半導体装置を提供する。
【解決手段】入力端子と出力端子との間にＰチャネルトランジスタとＮチャネルトランジスタとを並列に接続したアナログスイッチと，入力端子に印加される入力電圧に応じて，Ｐチャネルトランジスタの第１ゲート電圧及び第１バックゲート電圧と，Ｎチャネルトランジスタの第２ゲート電圧及び第２バックゲート電圧とのそれぞれの電位を可変生成する可変電圧回路と，アナログスイッチを導通または非導通に制御する制御信号を可変電圧回路に供給する制御回路とを有する。可変電圧回路は，導通に制御する制御信号に応答して，可変生成される第１ゲート電圧と第２ゲート電圧とをＰチャネルトランジスタとＮチャネルトランジスタのゲートにそれぞれ出力する。 （もっと読む）

【課題】比較的簡単な構成でありながらも動的で高分解能の電圧制御可能な半導体集積回路、電子機器及びマルチチップ半導体パッケージを提供すること。
【解決手段】電子機器１００は、電源ＩＣ１１０と、電源ＩＣ１１０から出力される電源電圧Ｖｓｒｃで動作するＳｏＣ＃０〜２とを備える。ＳｏＣ＃０〜２は、三次元実装されたマルチチップ半導体パッケージに搭載される。ＳｏＣ＃０〜２は、第３の端子１２３から入力されるアナログ制御信号の電位と、内部配線１２４の電位とに基づいて、第２の端子１２２から出力するアナログ制御信号を生成する電位制御回路１２５と、電源フィードバック（ＦＢ）電圧入力端子である第２の端子１２２及び第３の端子１２３と、を備える。ＳｏＣ＃０〜２は、ＦＢ出力端子ＦＢ_out／ＦＢ入力端子ＦＢ_inをカスケード接続し、最終段のＳｏＣ＃０のＦＢ出力を電源ＩＣ１１０に接続している。 （もっと読む）

【課題】安定したチャージポンプ動作を行う。
【解決手段】ノードＡ，Ｂを有するコンデンサＣ１と、ＶＤＤレベルからＶＳＳレベルの間で振幅するポンピング信号ＰＵＭＰ１をコンデンサＣ１のノードＡに供給するポンピング回路１１０と、コンデンサＣ１のノードＢをＶＰＰｅｘｔレベルにプリチャージし、ポンピング信号ＰＵＭＰ１がＶＳＳレベルからＶＤＤレベルに変わった時に、コンデンサＣ１のノードＢをＶＰＰｅｘｔレベルよりも高いレベルに駆動する出力回路１２０とを備える。本発明によれば、コンデンサＣ１のノードＡをポンピングするための電圧と、コンデンサＣ１のノードＢをプリチャージするための電圧が異なっていることから、昇圧電圧を効率よく生成することできる。 （もっと読む）

【課題】電力消費量の増大を抑制しつつ、タイミング信号のスキューを低減する。
【解決手段】第１のクロック分配回路は、タイミング信号を複数の第１の分配点に分配する。第２のクロック分配回路は、タイミング信号を複数の第２の分配点に分配する。最小遅延クロック信号出力部は、複数の第１の分配点のいずれかに分配されたタイミング信号と複数の第２の分配点のいずれかに分配されたタイミング信号とのうち遅延が小さい方の信号を最小遅延タイミング信号として出力する。同期動作回路は、最小遅延タイミング信号に同期して動作する。 （もっと読む）

【課題】損失を抑制すると共により迅速に昇圧を行なう。
【解決手段】チャージポンプ２０からの出力電圧ＶＣがトリガ電圧を超えると、スイッチ７０がオンし、クロック信号供給回路３０は出力電圧ＶＣの振幅のクロック信号ＣＫｍｏｓ，ＣＫＢｍｏｓをチャージポンプ２０に出力し、クロック信号供給回路４０は出力電圧ＶＣの振幅のクロック信号ＣＫｍｏｓを用いてクロック信号ＣＫｃａｐ，ＣＫＢｃａｐを生成してチャージポンプ２０に出力し、チャージポンプ２０では、各トランジスタのゲートへ出力電圧ＶＣの振幅のクロック信号ＣＫｍｏｓ，ＣＫＢｍｏｓが供給され、各キャパシタの他端へ立ち上がり時間の小さいクロック信号ＣＫｃａｐ，ＣＫＢｃａｐが供給される。これにより、昇圧回路１０全体の損失を抑制すると共により迅速に出力電圧ＶＣを目標出力電圧に昇圧することができる。 （もっと読む）

【課題】昇圧率の切りかえの際に、電流の逆流を防止する。
【解決手段】コントローラ１０は、第１スイッチＳＷ１から第７スイッチＳＷ７のオン、オフ状態を制御することにより、（１）第１モードにおいて、第３端子Ｐ３に入力電圧ＶＤＤを、第４端子Ｐ４に入力電圧ＶＤＤを反転した負電圧−ＶＤＤを発生させ、（２）第２モードにおいて、第３端子Ｐ３に入力電圧ＶＤＤの略１／２倍の電圧を、第４端子Ｐ４に、入力電圧ＶＤＤの略１／２倍の電圧を反転した負電圧−ＶＤＤ／２を発生させる。コントローラ１０は、第１モードから第２モードへの移行を指示されると、遷移期間にわたり、第３スイッチおよび第５スイッチをオンする第１状態と、第２スイッチおよび第４スイッチをオンする第２状態と、を交互に繰り返す第３モードで動作し、その後、第２モードで動作する。 （もっと読む）

【課題】入力信号の状態が適正であるかを確認することができる、ラッチ回路、トリミング回路、システム、判定プログラム、確認方法、及び判定方法を提供する。
【解決手段】トリミング回路１４の読出回路２０から出力されるトリミング素子であるヒューズ素子Ｈ１の状態に応じた入力信号Ｉ１が入力されるラッチ回路２２を、ラッチ回路Ｌ１と、ラッチ回路Ｌ２と、一致確認回路２６と、で構成している。ラッチ回路Ｌ１は、入力信号Ｉ１の論理値をタイミングＴ１で保持して、保持した論理値に応じた出力信号Ｏ１をトリミング回路１４の外部に出力する。ラッチ回路Ｌ２は、タイミングＴ１よりも遅いタイミングＴ２で保持して、保持した論理値に応じた出力信号Ｏ２を出力する。一致確認回路２６は、排他的論理和回路３０により構成されており、出力信号Ｏ１と出力信号Ｏ２とが一致しているか否かを示す一致判定信号Ｘ１を外部の判定回路１８に出力する。 （もっと読む）

【課題】低電圧で動作するとともに高電圧が入力された場合でも破壊することがないチャージポンプ回路を備えているとともに、通常の量産用の半導体製造プロセスが適用可能な半導体装置を提供する。
【解決手段】半導体装置において、チャージポンプ回路３０は、薄膜トランジスタで構成され、外部電源電圧を昇圧する。スイッチ制御部１１は、外部電源電圧が基準電圧を超えている場合には、チャージポンプ回路３０への外部電源電圧の供給が遮断されるようにするとともに外部電源電圧がチャージポンプ回路３０を介さずに負荷回路５０に直接供給されるようにする。基板電圧制御部１４は、外部電源電圧が基準電圧以下の場合に、チャージポンプ回路３０を構成するトランジスタの基板領域に順方向となるバイアス電圧を供給する。 （もっと読む）

【課題】負荷電流に応じて昇圧能力を調整することにより、過剰な昇圧回路出力リップルを抑制する。
【解決手段】昇圧回路１は、昇圧部出力ＣＰＯの電圧を変動させて昇圧回路出力ＶＰＰを生成し、昇圧回路出力ＶＰＰの負荷電流の大きさに応じて制御電圧ＣＯＮ１を生成する制御部２と、制御電圧ＣＯＮ１に応じて電源ＶＤＤＰ１の電圧を変動させることにより昇圧部電源ＶＤＤＰを生成する電源降圧部３と、昇圧回路出力ＶＰＰの電圧と目標電圧との差分に応じて昇圧部電源ＶＤＤＰの電圧を変動させることにより昇圧部出力ＣＰＯを生成する昇圧部４とを備える。 （もっと読む）

【課題】出力端子に接続される内部回路の動作開始を早く行うことができる定電圧発生回路を備えた半導体装置を提供する。
【解決手段】クロック信号ＶＯＳＣが入力されると、内部の複数のノードにおいてポンピング動作を行い、入力端子に供給される電荷を複数のノードを介して出力端子へと順次転送し、出力端子から出力電圧を発生する昇圧回路２０と、出力電圧が予め設定された電圧に達した場合、非活性レベルの検知信号ＶＵＰＴを出力する電圧検出回路３０と、検知信号が活性レベルの場合、クロック信号を昇圧回路へ出力し、検知信号が非活性レベルの場合、クロック信号の昇圧回路への出力を停止するクロック信号制御回路４０と、を備え、クロック信号制御回路は、検知信号が非活性レベルであっても、入力される制御信号ＲＥＳＥＴＴのレベルに応じてクロック信号を昇圧回路へ出力する。 （もっと読む）

【課題】負電圧の変化に対して正常な論理回路動作を確保できる範囲である動作ウィンドウの幅の拡張を可能とし、回路動作の確実性、安定性の向上を図った正負電圧論理出力回路を提供する。
【解決手段】論理入力と負電圧との間に、ゲートに論理入力するエンハンスメント型Ｐ型電界効果トランジスタＥＰＦＥＴ１とブレークダウン保護用素子１３，１４とが直列に接続され、ブレークダウン保護用素子１４に並列に短絡する切替スイッチ８ａが接続される。切替スイッチ８ａをオン、オフ制御することで、ＶＳＳの変動に対して正常な回路動作を確保できる動作ウィンドウの拡張を可能とする。 （もっと読む）

【課題】トリミング回路を備えた半導体装置において、内部電源の電圧レベルを半導体装置の外部から適切に制御できるようにすること。
【解決手段】半導体装置は、複数のレベルの間で遷移する第１のテストモード信号を受信し、第１のテストモード信号の遷移に応じてカウント動作を行うバイナリカウンタ回路と、バイナリカウンタ回路の所定のビットの値を示すビット信号、および、バイナリカウンタ回路のカウント動作を制御する第２のテストモード信号を受信し、ビット信号および第２のテストモード信号に応じて、第１のテストモード信号を遷移させるか否かを制御する制御回路と、バイナリカウンタ回路のカウント値に応じて、複数の基準電位の中からいずれかの基準電位を選択するセレクタと、セレクタにより選択された基準電位に応じて、内部電源を発生する内部電源発生回路と、を備える。 （もっと読む）

【課題】製造プロセスによる閾値電圧の変動に起因する歩留まりの悪化を抑制可能な半導体装置を提供する。
【解決手段】半導体装置は、複数のトランジスタが並列に接続された所定並列回路と、複数のトランジスタのオンオフ状態を制御しつつ所定並列回路のインピーダンスが所定値になったかを検出し、該インピーダンスが所定値になったときの複数のトランジスタのオンオフ状態に応じた制御値を生成する制御値生成部と、電源電圧を生成する電圧発生部と、電源電圧で動作する動作トランジスタと、制御値に基づいて電源電圧を制御する制御部と、を含む。 （もっと読む）

【課題】スタンダードセル回路のレイアウト面積を削減する。
【解決手段】配線導体Ｌａは電源電圧ＶＤＤａを出力する電源に接続される。レギュレータ６ａは、配線導体Ｌａからの電源電圧ＶＤＤａを電源電圧ＶＤＤａより低い電源電圧ＶＤＤｂに変換し、配線導体Ｌｂを介してレベルシフタ２−１〜２−３，３，及びスタンダードセル４に出力する。レベルシフタ２−１は、入力されるデータの電圧レベルを電源電圧ＶＤＤａの電圧レベルから電源電圧ＶＤＤｂの電圧レベルに電圧シフトしてスタンダードセル４に出力する。レベルシフタ３は、スタンダードセル４からの出力信号の電圧レベルを電源電圧ＶＤＤｂの電圧レベルから電源電圧ＶＤＤａの電圧レベルに電圧シフトし、出力端子Ｔｑを介して出力する。 （もっと読む）

【課題】出力トランジスタで発生するラッシュ電流を抑制する。
【解決手段】一つの実施形態によれば、半導体集積回路は、第一及び第二の出力トランジスタ、第一の遅延発生部が設けられる。第一及び第二の出力トランジスタは並列的に配置される。第一の出力トランジスタは、制御端子に第一の制御信号が入力され、第一の制御信号に基づいてオンして低電位側電源側に第一の電流を流し、第一の電流が流れ始めてから一定な電流になるまでに第一の時間を要する。第一の遅延発生部は、第一の制御信号が入力され、第一の制御信号を第一の時間よりも短い第二の時間だけ遅延させた第二の制御信号を出力する。第二の出力トランジスタは、制御端子に第二の制御信号が入力され、第二の制御信号に基づいてオンして低電位側電源側に第二の電流を流す。 （もっと読む）