チャージポンプ回路およびその制御回路、オーディオ信号処理回路、電子機器
【課題】昇圧率の切りかえの際に、電流の逆流を防止する。
【解決手段】コントローラ１０は、第１スイッチＳＷ１から第７スイッチＳＷ７のオン、オフ状態を制御することにより、（１）第１モードにおいて、第３端子Ｐ３に入力電圧ＶＤＤを、第４端子Ｐ４に入力電圧ＶＤＤを反転した負電圧−ＶＤＤを発生させ、（２）第２モードにおいて、第３端子Ｐ３に入力電圧ＶＤＤの略１／２倍の電圧を、第４端子Ｐ４に、入力電圧ＶＤＤの略１／２倍の電圧を反転した負電圧−ＶＤＤ／２を発生させる。コントローラ１０は、第１モードから第２モードへの移行を指示されると、遷移期間にわたり、第３スイッチおよび第５スイッチをオンする第１状態と、第２スイッチおよび第４スイッチをオンする第２状態と、を交互に繰り返す第３モードで動作し、その後、第２モードで動作する。
【解決手段】コントローラ１０は、第１スイッチＳＷ１から第７スイッチＳＷ７のオン、オフ状態を制御することにより、（１）第１モードにおいて、第３端子Ｐ３に入力電圧ＶＤＤを、第４端子Ｐ４に入力電圧ＶＤＤを反転した負電圧−ＶＤＤを発生させ、（２）第２モードにおいて、第３端子Ｐ３に入力電圧ＶＤＤの略１／２倍の電圧を、第４端子Ｐ４に、入力電圧ＶＤＤの略１／２倍の電圧を反転した負電圧−ＶＤＤ／２を発生させる。コントローラ１０は、第１モードから第２モードへの移行を指示されると、遷移期間にわたり、第３スイッチおよび第５スイッチをオンする第１状態と、第２スイッチおよび第４スイッチをオンする第２状態と、を交互に繰り返す第３モードで動作し、その後、第２モードで動作する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、チャージポンプ回路に関する。
【背景技術】
【０００２】
ヘッドホンやスピーカを駆動するアンプ、液晶パネルのドライバをはじめとするさまざまな回路が、その動作に正負の両極性の電源電圧を必要とする。図１（ａ）は、正負電源を利用したオーディオシステムの構成を示す回路図である。オーディオシステムは、スイッチングレギュレータ２ａ、チャージポンプ回路２ｂ、メインアンプ４、モード制御部５、ヘッドホン６を備える。メインアンプ４は、入力されたオーディオ信号Ｓ１を増幅し、ヘッドホン６を駆動する。チャージポンプ回路２ｂは、スイッチングレギュレータ２ａが生成した直流電圧ＶＤＤを受け、正の電源電圧ＣＰＶＤＤと、負の電源電圧ＣＰＶＳＳを生成する。正の電源電圧ＣＰＶＤＤ、負の電源電圧ＣＰＶＳＳはそれぞれ、メインアンプ４の上側電源端子、下側電源端子に供給される。
【０００３】
オーディオシステムが電池駆動型の電子機器１に搭載される場合、低消費電力化を目的として、オーディオ信号Ｓ２の振幅に応じて、メインアンプ４に供給する電源電圧を切りかえる技術が採用される。この技術は、Ｇ級アンプやＨ級アンプとも称される。
【０００４】
具体的には、オーディオ信号Ｓ２の振幅に応じて、チャージポンプ回路２ｂの昇圧率を切りかえ、メインアンプ４の電源電圧ＣＰＶＤＤ、ＣＰＶＳＳを変化させる。すなわち、オーディオ信号Ｓ２の振幅が大きいときには、オーディオ信号Ｓ２が歪まないように、電源電圧ＣＰＶＤＤ、ＣＰＶＳＳの絶対値を大きくし、オーディオ信号Ｓ２の振幅が小さいときには、電源電圧ＣＰＶＤＤ、ＣＰＶＳＳの絶対値を小さくして電力損失を低減する。
あるいは、スイッチングレギュレータ２ａをスイッチングレギュレータで構成し、オーディオ信号Ｓ２の振幅に応じて入力電圧ＶＤＤを変化させ、結果として電源電圧ＣＰＶＤＤ、ＣＰＶＳＳを変化させる。図１（ｂ）は、図１（ａ）のオーディオシステムの動作波形図である。
【０００５】
たとえばチャージポンプ回路２ｂは、その昇圧率が１倍と１／２倍で切りかえ可能に構成される。モード制御部５は、オーディオ信号Ｓ２の振幅に応じて、チャージポンプ回路２ｂの昇圧率を切りかえる。昇圧率が１倍のとき、ＣＰＶＤＤ＝ＶＤＤ、ＣＰＶＳＳ＝−ＶＤＤがメインアンプ４に供給され、昇圧率が１／２倍のとき、ＣＰＶＤＤ＝ＶＤＤ／２、ＣＰＶＳＳ＝−ＶＤＤ／２が供給される。
【０００６】
昇圧率が１倍のとき、第１ホールドキャパシタＣＨ１には、入力電圧ＶＤＤが固定的に印加され、ＣＰＶＤＤ＝ＶＤＤが生成される。また、フライングキャパシタＣＦの両電極間を入力電圧ＶＤＤで充電する第１状態と、フライングキャパシタＣＦを逆極性で第２ホールドキャパシタＣＨ２に接続する第２状態を交互に繰り返すことにより、負電圧ＣＰＶＳＳ＝−ＶＤＤが生成される。
【０００７】
一方、昇圧率が１／２倍のとき、フライングキャパシタＣＦの両電極間の電圧は電圧ＶＤＤ／２で充電される。具体的には、入力電圧ＶＤＤと接地端子の間に、フライングキャパシタＣＦと、第１ホールドキャパシタＣＨ１が直列に接続される。そして、フライングキャパシタＣＦを、逆極性で第２ホールドキャパシタＣＨ２と接続することにより、負電圧ＣＰＶＳＳ＝−ＶＤＤ／２が生成され、フライングキャパシタＣＦを同じ極性で第１ホールドキャパシタＣＨ１と接続することにより、ＣＰＶＤＤ＝ＶＤＤ／２が生成される。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００５−２８６８１５号公報
【特許文献２】特開平１１−１０３２１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明者は、図１（ａ）のチャージポンプ回路２ｂについて検討した結果、以下の課題を認識するに至った。チャージポンプ回路２ｂの昇圧率が１倍から１／２倍に切りかえられる状況を考察する。
【００１０】
上述のように、昇圧率が１倍のとき、フライングキャパシタＣＦ、第１ホールドキャパシタＣＨ１それぞれの両端間にはＶＤＤが生じている。この状態で昇圧率が１／２倍に切りかえられると、フライングキャパシタＣＦと第１ホールドキャパシタＣＨ１が直列にスタックされ、２×ＶＤＤの電圧が発生し、入力電圧ＶＤＤより高くなるため、チャージポンプ回路２ｂからスイッチングレギュレータ２ａに向かって電流Ｉｄが逆流する。
【００１１】
本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、昇圧率の切りかえの際に、電流の逆流を防止可能なチャージポンプ回路およびその制御回路の提供にある。
【課題を解決するための手段】
【００１２】
本発明のある態様は、正および負の電圧を生成するチャージポンプ回路の制御回路に関する。この制御回路は、入力電圧が印加される入力端子と、接地電圧が印加される接地端子と、フライングキャパシタの第１電極が接続される第１端子と、フライングキャパシタの第２電極が接続される第２端子と、第１ホールドキャパシタの第１電極が接続される第３端子と、第２ホールドキャパシタの第１電極が接続される第４端子と、入力端子と第１端子の間に設けられた第１スイッチと、接地端子と第１端子の間に設けられた第２スイッチと、接地端子と第２端子の間に設けられた第３スイッチと、第２端子と第４端子の間に設けられた第４スイッチと、第１端子と第３端子の間に設けられた第５スイッチと、第２端子と第３端子の間に設けられた第６スイッチと、入力端子と第３端子の間に設けられた第７スイッチを、第１スイッチから第７スイッチのオン、オフ状態を制御することにより、（１）第１モードにおいて、第３端子に入力電圧を、第４端子に入力電圧を反転した負電圧を発生させ、（２）第２モードにおいて、第３端子に入力電圧の略１／２倍の電圧を、第４端子に、入力電圧の略１／２倍の電圧を反転した負電圧を発生させるコントローラと、を備える。コントローラは、第１モードから第２モードへの移行を指示されると、ある遷移期間にわたり、第３スイッチおよび第５スイッチをオンする第１状態と、第２スイッチおよび第４スイッチをオンする第２状態と、を交互に繰り返す第３モードで動作し、その後、第２モードで動作する。
【００１３】
この態様によると、遷移期間の間は、第１状態と第２状態を交互に繰り返すことにより、フライングキャパシタに対する充電が停止され、フライングキャパシタおよび第１、第２ホールドキャパシタの電荷は負荷によって徐々に放電されていく。フライングキャパシタと２つのホールドキャパシタそれぞれの両端間の電位差が、十分に小さくなった後に通常の第２モードに遷移することで、逆流を抑制できる。
【００１４】
コントローラは、遷移期間において、第１状態と第２状態の間に、すべてのスイッチをオフする第３状態を挿入してもよい。第２モードを３状態で動作させる際には、遷移期間をそれと同じ３状態で動作させることにより、コントローラの構成を簡素化できる。
【００１５】
遷移期間は、第２モードへの移行を指示されてから、第３端子の電圧が所定の第１しきい値電圧に低下するまでの期間であってもよい。
これにより、フライングキャパシタや２つのホールドキャパシタの電荷が十分放電された後に、第２モードに移行できる。
【００１６】
第１しきい値電圧は、入力電圧ＶＤＤの略１／２倍であってもよい。
この場合、フライングキャパシタおよび２つのホールドキャパシタそれぞれの電位差がＶＤＤ／２まで低下すると、第２モードに移行する。したがって、フライングキャパシタと第１ホールドキャパシタをスタックしたときに、それらの両端間の電圧は、ＶＤＤ／２×２＝ＶＤＤとなり、入力電圧ＶＤＤと等しくなり、電源電流の逆流を好適に防止できる。
【００１７】
ある態様の制御回路は、入力電圧と接地電圧を分圧する第１、第２抵抗と、第３端子の電圧と接地電圧を分圧する第３、第４抵抗と、第１、第２抵抗の接続点の電圧と、第３、第４抵抗の接続点の電圧を比較する第１コンパレータと、を含む第１電圧監視回路をさらに備えてもよい。第１コンパレータの出力信号にもとづき、遷移期間を終了してもよい。
【００１８】
遷移期間は、第２モードへの移行を指示されてから、第４端子の電圧が所定の第２しきい値電圧に上昇するまでの期間であってもよい。
これにより、フライングキャパシタや２つのホールドキャパシタの電荷が十分放電された後に、第２モードに移行できる。
【００１９】
第２しきい値電圧は、入力電圧の略１／２倍の電圧を反転した負電圧であってもよい。
この場合、フライングキャパシタおよび２つのホールドキャパシタそれぞれの電位差がＶＤＤ／２まで低下すると、第２モードに移行する。したがって、フライングキャパシタと第１ホールドキャパシタをスタックしたときに、それらの両端間の電圧は、ＶＤＤ／２×２＝ＶＤＤとなり、入力電圧ＶＤＤと等しくなり、遷移状態から第２モードにスムーズに移行できる。
【００２０】
ある態様の制御回路は、入力電圧と接地電圧を分圧する第５、第６抵抗と、入力電圧と第４端子の電圧を分圧する第７、第８抵抗と、第５、第６抵抗の接続点の電圧と、第７、第８抵抗の接続点の電圧を比較する第２コンパレータと、を含む第２電圧監視回路をさらに備えてもよい。第２コンパレータの出力信号にもとづき、遷移期間を終了してもよい。
【００２１】
ある態様の制御回路は、ひとつの半導体基板上に一体集積化されてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
【００２２】
本発明の別の態様は、チャージポンプ回路に関する。このチャージポンプ回路は、上述のいずれかの態様の制御回路と、制御回路の第１端子と第２端子の間に接続されるフライングキャパシタと、その第１電極が制御回路の第３端子と接続され、その第２電極が接地される第１ホールドキャパシタと、その第１電極が制御回路の第４端子と接続され、その第２電極が接地される第２ホールドキャパシタと、を備えてもよい。
【００２３】
本発明の別の態様は、オーディオ信号処理回路に関する。オーディオ信号処理回路は、上述のチャージポンプ回路と、その上側電源端子に第１ホールドキャパシタに生ずる電圧を受け、その下側電源端子に第２ホールドキャパシタに生ずる電圧を受け、オーディオ信号を増幅するアンプと、オーディオ信号の振幅に応じて、制御回路の第１モードと第２モードを切りかえるモード制御部と、を備えてもよい。
【００２４】
本発明の別の態様は、電子機器に関する。電子機器は、上述のチャージポンプ回路と、その上側電源端子に第１ホールドキャパシタに生ずる電圧を受け、その下側電源端子に第２ホールドキャパシタに生ずる電圧を受け、オーディオ信号を増幅するアンプと、オーディオ信号の振幅に応じて、制御回路の第１モードと第２モードを切りかえるモード制御部と、を備えてもよい。
【００２５】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２６】
本発明のある態様によれば、昇圧率の切りかえの際に、電流の逆流を防止できる。
【図面の簡単な説明】
【００２７】
【図１】図１（ａ）は、正負電源を利用した電子機器の構成を示す回路図であり、図１（ｂ）は、図１（ａ）のオーディオシステムの動作を示す図である。
【図２】本発明の実施の形態に係る制御回路を備えるチャージポンプ回路の構成を示す回路図である。
【図３】図３（ａ）、（ｂ）は、第１モード、第２モードにおける第１スイッチ〜第７スイッチの状態を示す回路図である。
【図４】図４（ａ）、（ｂ）は、遷移期間τにおける第３モードの状態を示す回路図である。
【図５】図５（ａ）、（ｂ）は、電圧監視回路の構成例を示す回路図である。
【図６】図２のチャージポンプ回路を備える図１の電子機器の動作を示す波形図である。
【発明を実施するための形態】
【００２８】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２９】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００３０】
図２は、本発明の実施の形態に係る制御回路１００を備えるチャージポンプ回路２ｂの構成を示す回路図である。制御回路１００は、フライングキャパシタＣＦ、第１ホールドキャパシタＣＨ１、第２ホールドキャパシタＣＨ２とともに、正の電圧ＣＰＶＤＤと負の電圧ＣＰＶＳＳを生成するチャージポンプ回路２ｂを形成する。
【００３１】
制御回路１００は、昇圧率の異なる第１モードと第２モードが切りかえ可能に構成される。第１モードにおいて、ＣＰＶＤＤ≒ＶＤＤ、ＣＰＶＳＳ≒−ＶＤＤとなり、第２モードにおいてＣＰＶＤＤ≒ＶＤＤ／２、ＣＰＶＳＳ≒−ＶＤＤ／２となる。
【００３２】
制御回路１００は、入力端子ＩＮ、接地端子ＧＮＤ、第１端子Ｐ１〜第４端子Ｐ４、第１スイッチＳＷ１〜第７スイッチＳＷ７、コントローラ１０および電圧監視回路２０を備え、ひとつの半導体基板上に一体集積化される。
【００３３】
入力端子ＩＮには、外部からの直流の入力電圧ＶＤＤが印加される。接地端子ＧＮＤには、接地電圧が供給される。第１端子Ｐ１には、フライングキャパシタＣＦの第１電極が接続され、第２端子Ｐ２にはフライングキャパシタＣＦの第２電極が接続される。第３端子Ｐ３には、第１ホールドキャパシタＣＨ１の第１電極が接続され、第４端子Ｐ４には、第２ホールドキャパシタＣＨ２の第１電極が接続される。
【００３４】
第１スイッチＳＷ１は、入力端子ＩＮと第１端子Ｐ１の間に設けられる。第２スイッチＳＷ２は、接地端子ＧＮＤと第１端子Ｐ１の間に設けられる。第３スイッチＳＷ３は、接地端子ＧＮＤと第２端子Ｐ２の間に設けられる。第４スイッチＳＷ４は、第２端子Ｐ２と第４端子Ｐ４の間に設けられる。第５スイッチＳＷ５は、第１端子Ｐ１と第３端子Ｐ３の間に設けられる。第６スイッチＳＷ６は、第２端子Ｐ２と第３端子Ｐ３の間に設けられる。第７スイッチＳＷ７は、入力端子ＩＮと第３端子Ｐ３の間に設けられる。
【００３５】
チャージポンプ回路２ｂは、第３端子Ｐ３に生ずる電圧を正電圧ＣＰＶＤＤとして、第４端子Ｐ４に生ずる電圧を負電圧ＣＰＶＳＳとして出力する。
【００３６】
コントローラ１０は、第１スイッチＳＷ１から第７スイッチＳＷ７のゲート電圧を生成し、各スイッチのオン、オフ状態を制御する。
コントローラ１０には、モードを指示する制御信号ＳＭＯＤＥが入力される。コントローラ１０は、第１モードにおいて、第３端子Ｐ３に入力電圧ＶＤＤを、第４端子Ｐ４に入力電圧ＶＤＤを反転した負電圧−ＶＤＤを発生させる。また、第２モードにおいて、第３端子Ｐ３に入力電圧ＶＤＤの略１／２倍の電圧ＶＤＤ／２を、第４端子Ｐ４に、入力電圧ＶＤＤの略１／２倍ＶＤＤ／２の電圧を反転した負電圧−ＶＤＤ／２を発生させる。
【００３７】
図３（ａ）、（ｂ）は、第１モード、第２モードにおける第１スイッチＳＷ１〜第７スイッチＳＷ７の状態を示す回路図である。図示されるスイッチはオン状態を示し、不図示のスイッチはオフ状態を意味する。
【００３８】
図３（ａ）は、第１モードの状態遷移を示す。コントローラ１０は、第１モードにおいて、第７スイッチＳＷ７を固定的にオンし、第３端子Ｐ３に入力電圧ＶＤＤを固定的に印加する。これにより、ＣＰＶＤＤ＝ＶＤＤが生成される。また、ＣＰＶＳＳ＝−ＶＤＤを生成するために、第１状態φ１と第２状態φ２を交互に繰り返す。第１状態φ１において、コントローラ１０は、フライングキャパシタＣＦを入力電圧ＶＤＤで充電するように、スイッチを制御する。具体的には、第１スイッチＳＷ１および第３スイッチＳＷ３をオンする。
【００３９】
第２状態φ２では、第１状態φ１において充電されたフライングキャパシタＣＦを、逆極性で第２ホールドキャパシタＣＨ２と接続する。具体的には、第２スイッチＳＷ２および第４スイッチＳＷ４をオンする。これにより、ＣＰＶＳＳ＝−ＶＤＤとなる。
【００４０】
図３（ｂ）は、第２モードの状態遷移を示す。第２モードでは、第１状態φ１、第３状態φ３、第２状態φ２が順に繰り返される。第１状態φ１では、フライングキャパシタＣＦと第１ホールドキャパシタＣＨ１が同じ極性で接続される。具体的には、第５スイッチＳＷ５および第３スイッチＳＷ３がオンされる。直前の第２状態φ２において、フライングキャパシタＣＦの両端間の電圧はＶＤＤ／２であるため、第１状態φ１では、第１ホールドキャパシタＣＨ１がＶＤＤ／２で充電される。また、この第１状態φ１は、第３状態φ３に先立ち、第１ホールドキャパシタＣＨ１と第２ホールドキャパシタＣＨ２の両端間の電圧を揃える役割を果たす。
【００４１】
続く第３状態φ３では、コントローラ１０は、第１ホールドキャパシタＣＨ１とフライングキャパシタＣＦを、接地端子と入力端子ＩＮの間に直列にスタックする。第１ホールドキャパシタＣＨ１の容量値とフライングキャパシタＣＦの容量値は等しく、また直前の第１状態φ１において、第１ホールドキャパシタＣＨ１とフライングキャパシタＣＦの両端間の電圧は揃っている。したがって第３状態φ３において、フライングキャパシタＣＦと第１ホールドキャパシタＣＨ１は、それぞれ等しくＶＤＤ／２で充電される。
【００４２】
続く第２状態φ２では、コントローラ１０は、フライングキャパシタＣＦを第２ホールドキャパシタＣＨ２に逆極性で接続する。具体的には、第２スイッチＳＷ２および第４スイッチＳＷ４をオンする。これにより、ＣＰＶＳＳ＝−ＶＤＤ／２となる。
【００４３】
コントローラ１０は、制御信号ＳＭＯＤＥが、第１モードから第２モードへの移行を指示すると、ある遷移期間の間、第３モードの制御を行い、その後、第２モードに移行する。
【００４４】
図４（ａ）、（ｂ）は、遷移期間τにおける第３モードの状態を示す回路図である。
図４（ａ）は、第３モードの第１の制御例である。コントローラ１０は、第３スイッチＳＷ３および第５スイッチＳＷ５をオンする第１状態φ１と、第２スイッチＳＷ２および第４スイッチＳＷ４をオンする第２状態φ２と、をある遷移期間にわたり交互に繰り返し、その後、第２モードで動作する。第３モードの第１状態φ１は、第２モードの第１状態φ１と同じであり、第３モードの第２状態φ２は、第２モードの第２状態φ２と同じである。
【００４５】
図４（ｂ）の制御例では、第１状態φ１と第２状態φ２の間に、第１スイッチＳＷ１および第６スイッチＳＷ６をオフし、フライングキャパシタＣＦを孤立させる第３状態φ３が挿入されている。第３状態φ３では、すべてのスイッチＳＷ１〜ＳＷ７をオフしてもよい。この場合、第１状態φ１、第３状態φ３、第２状態φ２が順に繰り返される。第３モードの第３状態φ３は、第２モードの第３状態φ３のスイッチＳＷ１、ＳＷ６をオフとしたものである。
【００４６】
続いて遷移期間について説明する。遷移期間τは、第２モードへの移行を指示されてから、第３端子Ｐ３の電圧ＣＰＶＤＤが所定の第１しきい値電圧ＶＴＨ１に低下するまでの期間としてもよい。第１しきい値電圧ＶＴＨ１は、好ましくは入力電圧ＶＤＤの略１／２倍の電圧ＶＤＤ／２である。
【００４７】
遷移期間の終期を決定するために、電圧監視回路２０が設けられる。電圧監視回路２０は、電圧ＣＰＶＤＤをしきい値電圧ＶＴＨ１と比較することにより、遷移期間τの終期を決定する。
【００４８】
図５（ａ）は、電圧監視回路２０の第１の構成例を示す回路図である。電圧監視回路２０ａは、第１抵抗Ｒ１〜第４抵抗Ｒ４および第１コンパレータ２２を備える。第１抵抗Ｒ１、第２抵抗Ｒ２は、入力端子ＩＮと接地端子の間に順に直列に接続され、入力電圧ＶＤＤを分圧する。第３抵抗Ｒ３および第４抵抗Ｒ４は、第３端子Ｐ３と接地端子の間に順に直列に設けられる。第１コンパレータ２２は、第１抵抗Ｒ１と第２抵抗Ｒ２の接続点の電圧ＶＤＤ’と、第３抵抗Ｒ３と第４抵抗Ｒ４の接続点ＣＰＶＤＤ’の電圧を比較する。第１コンパレータ２２は、ＣＰＶＤＤ’＞ＶＤＤ’のときハイレベル、ＣＰＶＤＤ’＜ＶＤＤ’のときローレベルとなる検出信号Ｓ１１を生成する。
【００４９】
図５（ａ）の電圧監視回路２０ａにおいて、
ＶＤＤ’＝Ｒ２／（Ｒ１＋Ｒ２）×ＶＤＤ
ＣＰＶＤＤ’＝Ｒ４／（Ｒ３＋Ｒ４）×ＣＰＶＤＤ
が成り立つ。したがって、電圧監視回路２０ａにおけるしきい値電圧ＶＴＨ１は、式（１）で与えられる。
ＶＴＨ１＝Ｒ２・（Ｒ３＋Ｒ４）／｛Ｒ４・（Ｒ１＋Ｒ２）｝×ＶＤＤ …（１）
【００５０】
コントローラ１０は、制御信号ＳＭＯＤＥが第２モードへの遷移を指示してから、検出信号Ｓ１１がローレベルとなるまでを遷移期間τとする。
【００５１】
電圧監視回路２０は、第３端子Ｐ３の電圧ＣＰＶＤＤに加えて、あるいはそれに代えて、第４端子Ｐ４の電圧ＣＰＶＳＳにもとづいて、遷移期間τの終期を決定してもよい。すなわち、遷移期間τは、第２モードへの移行を指示されてから、第４端子Ｐ４の電圧ＣＰＶＳＳが所定の負の第２しきい値電圧ＶＴＨ２に上昇するまでの期間であってもよい。第２しきい値電圧ＶＴＨ２は、入力電圧ＶＤＤの略１／２倍の電圧を反転した負電圧−ＶＤＤ／２とすることが望ましい。
【００５２】
図５（ｂ）は、電圧監視回路２０の第２の構成例を示す回路図である。電圧監視回路２０ｂは、第５抵抗Ｒ５〜第８抵抗Ｒ８、第２コンパレータ２４を備える。第５抵抗Ｒ５および第６抵抗Ｒ６は、入力端子ＩＮと接地端子の間に直列に接続され、入力電圧ＶＤＤと接地電圧を分圧する。第７抵抗Ｒ７と第８抵抗Ｒ８は、入力端子ＩＮと第４端子Ｐ４の間に直列に設けられ、入力電圧ＶＤＤと第４端子Ｐ４の電圧ＣＰＶＳＳを分圧する。第２コンパレータ２４は、第５抵抗Ｒ５と第６抵抗Ｒ６の接続点の電圧ＶＤＤ’と、第７抵抗Ｒ７と第８抵抗Ｒ８の接続点の電圧ＣＰＶＳＳ’を比較する。第２コンパレータ２４は、ＣＰＶＳＳ’’＞ＶＳＳ’’のときハイレベル、ＣＰＶＳＳ’’＜ＶＤＤ’’のときローレベルとなる検出信号Ｓ１２を生成する。
【００５３】
図５（ｂ）の電圧監視回路２０ｂにおいては、
ＶＤＤ’’＝Ｒ６／（Ｒ５＋Ｒ６）×ＶＤＤ
ＣＰＶＳＳ’’＝ＣＰＶＳＳ＋Ｒ８／（Ｒ７＋Ｒ８）×（ＶＤＤ−ＣＰＶＳＳ）
が成り立つ。したがって、電圧監視回路２０ｂにおけるしきい値電圧ＶＴＨ２は、式（２）で与えられる。
ＶＴＨ２＝（Ｒ７＋Ｒ８）／Ｒ７×｛Ｒ６／（Ｒ５＋Ｒ６）−Ｒ８／（Ｒ７＋Ｒ８）｝×ＶＤＤ …（２）
【００５４】
コントローラ１０は、第２コンパレータ２４の出力信号Ｓ１２にもとづき、遷移期間τを終了する。
【００５５】
以上が制御回路１００の構成である。続いてその動作を説明する。図２のチャージポンプ回路２ｂは、図１の電子機器１に好適に適用できる。
【００５６】
図６は、図２のチャージポンプ回路２ｂを備える図１の電子機器１の動作を示す波形図である。ここでは理解の容易のために、オーディオ信号Ｓ２は正弦波であるものとする。図６の上段には、オーディオ信号Ｓ２に加えて、電圧ＣＰＶＤＤ、ＣＰＶＳＳが示され、下段には、スイッチングレギュレータ２ａから入力端子ＩＮに供給される電源電流Ｉｄが示される。
【００５７】
時刻ｔ１より前に、チャージポンプ回路２ｂは第１モードで動作しており、メインアンプ４の上側電源端子には電圧ＣＰＶＤＤ＝ＶＤＤが、下側電源端子にはＣＰＶＳＳ＝−ＶＤＤが供給される。
【００５８】
オーディオ信号Ｓ２の振幅が低下して所定のしきい値以下となると、モード制御部５は、チャージポンプ回路２ｂに対して第２モードを指示する制御信号ＳＭＯＤＥを出力する。コントローラ１０は、制御信号ＳＭＯＤＥを契機として、第３モードに遷移し、図４（ａ）もしくは図４（ｂ）のシーケンスを繰り返す。
【００５９】
遷移期間τにおいては、入力電圧ＶＤＤによるフライングキャパシタＣＦの充電が停止するため、電源電流Ｉｄは実質的にゼロとなる。そして、負荷であるメインアンプ４に供給される電流によって、フライングキャパシタＣＦおよびホールドキャパシタＣＨ１、ＣＨ２の電荷が放電されていき、電圧ＣＰＶＤＤ、ＣＰＶＳＳの絶対値が時間とともに小さくなる。
【００６０】
時刻ｔ２に、電圧ＣＰＶＤＤがしきい値電圧ＶＴＨ１に低下すると、および／または電圧ＣＰＶＳＳがしきい値電圧ＶＴＨ２まで増加すると、遷移期間τが終了し、第２モードに移行する。
【００６１】
以上が制御回路１００の動作である。
時刻ｔ２においては、フライングキャパシタＣＦ、ホールドキャパシタＣＨ１、ＣＨ２それぞれの両端間の電圧は、入力電圧ＶＤＤよりも十分に低く、具体的には、ＶＤＤ／２に低下している。したがって図３（ｂ）の第３状態φ３において、第１ホールドキャパシタＣＨ１とフライングキャパシタＣＦをスタックしたときに、２つのキャパシタＣＨ１とＣＦの両端間の電圧は、ほぼ入力電圧ＶＤＤと等しく。したがって、図２の制御回路１００によれば、制御回路１００からスイッチングレギュレータ２ａへの電流Ｉｄの逆流を抑制することができる。
【００６２】
第３モードにおいて、図４（ａ）の制御を行った場合、図４（ｂ）の制御に比べて、遷移期間τにおける正負の出力電圧ＣＰＶＤＤとＣＰＶＳＳの対称性を良好に保つことができる。
【００６３】
一方、第３モードにおいて図４（ｂ）の制御を行う場合、第２、第３モードはいずれも３ステートで動作し、第３モードと第２モードの差異は、第３状態φ３のスイッチＳＷ１、ＳＷ６のみである。したがって、コントローラ１０をわずかに変更するのみで、第３モードを実現することができる。
【００６４】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００６５】
実施の形態では、遷移期間τの終期を、チャージポンプ回路２ｂの出力電圧ＣＰＶＤＤ、ＣＰＶＳＳにもとづいて検知する場合を説明したが、本発明はそれに限定されない。たとえば、フライングキャパシタＣＦの両端間の電圧が、所定のしきい値電圧まで低下したことを契機として、遷移期間τを終了してもよい。
【００６６】
あるいは、遷移期間τは、所定の時間としてもよい。メインアンプ４に流れる電流が推定することができる場合には、遷移期間τにおける出力電圧ＣＰＶＤＤ、ＣＰＶＳＳの変化速度も予測することができる。この場合、電圧監視回路２０に代えてタイマーを設け、コントローラ１０は、第２モードへの移行が指示された後、所定の時間経過後に、遷移期間τを終了する。
【００６７】
制御回路１００は、メインアンプ４およびモード制御部５と単一の半導体基板上に集積化されて、オーディオ信号処理回路を構成してもよい。
【００６８】
実施の形態では、チャージポンプ回路２ｂの用途を、図１の電子機器１として説明したが、用途は限定されず、昇圧率が切りかえられるさまざまなアプリケーションに適用可能である。
【００６９】
チャージポンプ回路２ｂのスイッチのトポロジーおよびスイッチングのシーケンスは上述のものに限定されず、公知の、あるいはその他のトポロジーやシーケンスにも適用可能である。すなわち、本発明と同様の作用、効果を実現しうる範囲において、自由に変更可能であることが当業者には理解される。
【００７０】
実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００７１】
１…電子機器、２…チャージポンプ回路、４…メインアンプ、５…モード制御部、６…ヘッドホン、８…電源回路、１００…制御回路、１０…コントローラ、２０…電圧監視回路、２２…第１コンパレータ、２４…第２コンパレータ、Ｒ１…第１抵抗、Ｒ２…第２抵抗、Ｒ３…第３抵抗、Ｒ４…第４抵抗、Ｒ５…第５抵抗、Ｒ６…第６抵抗、Ｒ７…第７抵抗、Ｒ８…第８抵抗、Ｐ１…第１端子、Ｐ２…第２端子、Ｐ３…第３端子、Ｐ４…第４端子、ＳＷ１…第１スイッチ、ＳＷ２…第２スイッチ、ＳＷ３…第３スイッチ、ＳＷ４…第４スイッチ、ＳＷ５…第５スイッチ、ＳＷ６…第６スイッチ、ＳＷ７…第７スイッチ、ＣＦ…フライングキャパシタ、ＣＨ１…第１ホールドキャパシタ、ＣＨ２…第２ホールドキャパシタ。
【技術分野】
【０００１】
本発明は、チャージポンプ回路に関する。
【背景技術】
【０００２】
ヘッドホンやスピーカを駆動するアンプ、液晶パネルのドライバをはじめとするさまざまな回路が、その動作に正負の両極性の電源電圧を必要とする。図１（ａ）は、正負電源を利用したオーディオシステムの構成を示す回路図である。オーディオシステムは、スイッチングレギュレータ２ａ、チャージポンプ回路２ｂ、メインアンプ４、モード制御部５、ヘッドホン６を備える。メインアンプ４は、入力されたオーディオ信号Ｓ１を増幅し、ヘッドホン６を駆動する。チャージポンプ回路２ｂは、スイッチングレギュレータ２ａが生成した直流電圧ＶＤＤを受け、正の電源電圧ＣＰＶＤＤと、負の電源電圧ＣＰＶＳＳを生成する。正の電源電圧ＣＰＶＤＤ、負の電源電圧ＣＰＶＳＳはそれぞれ、メインアンプ４の上側電源端子、下側電源端子に供給される。
【０００３】
オーディオシステムが電池駆動型の電子機器１に搭載される場合、低消費電力化を目的として、オーディオ信号Ｓ２の振幅に応じて、メインアンプ４に供給する電源電圧を切りかえる技術が採用される。この技術は、Ｇ級アンプやＨ級アンプとも称される。
【０００４】
具体的には、オーディオ信号Ｓ２の振幅に応じて、チャージポンプ回路２ｂの昇圧率を切りかえ、メインアンプ４の電源電圧ＣＰＶＤＤ、ＣＰＶＳＳを変化させる。すなわち、オーディオ信号Ｓ２の振幅が大きいときには、オーディオ信号Ｓ２が歪まないように、電源電圧ＣＰＶＤＤ、ＣＰＶＳＳの絶対値を大きくし、オーディオ信号Ｓ２の振幅が小さいときには、電源電圧ＣＰＶＤＤ、ＣＰＶＳＳの絶対値を小さくして電力損失を低減する。
あるいは、スイッチングレギュレータ２ａをスイッチングレギュレータで構成し、オーディオ信号Ｓ２の振幅に応じて入力電圧ＶＤＤを変化させ、結果として電源電圧ＣＰＶＤＤ、ＣＰＶＳＳを変化させる。図１（ｂ）は、図１（ａ）のオーディオシステムの動作波形図である。
【０００５】
たとえばチャージポンプ回路２ｂは、その昇圧率が１倍と１／２倍で切りかえ可能に構成される。モード制御部５は、オーディオ信号Ｓ２の振幅に応じて、チャージポンプ回路２ｂの昇圧率を切りかえる。昇圧率が１倍のとき、ＣＰＶＤＤ＝ＶＤＤ、ＣＰＶＳＳ＝−ＶＤＤがメインアンプ４に供給され、昇圧率が１／２倍のとき、ＣＰＶＤＤ＝ＶＤＤ／２、ＣＰＶＳＳ＝−ＶＤＤ／２が供給される。
【０００６】
昇圧率が１倍のとき、第１ホールドキャパシタＣＨ１には、入力電圧ＶＤＤが固定的に印加され、ＣＰＶＤＤ＝ＶＤＤが生成される。また、フライングキャパシタＣＦの両電極間を入力電圧ＶＤＤで充電する第１状態と、フライングキャパシタＣＦを逆極性で第２ホールドキャパシタＣＨ２に接続する第２状態を交互に繰り返すことにより、負電圧ＣＰＶＳＳ＝−ＶＤＤが生成される。
【０００７】
一方、昇圧率が１／２倍のとき、フライングキャパシタＣＦの両電極間の電圧は電圧ＶＤＤ／２で充電される。具体的には、入力電圧ＶＤＤと接地端子の間に、フライングキャパシタＣＦと、第１ホールドキャパシタＣＨ１が直列に接続される。そして、フライングキャパシタＣＦを、逆極性で第２ホールドキャパシタＣＨ２と接続することにより、負電圧ＣＰＶＳＳ＝−ＶＤＤ／２が生成され、フライングキャパシタＣＦを同じ極性で第１ホールドキャパシタＣＨ１と接続することにより、ＣＰＶＤＤ＝ＶＤＤ／２が生成される。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開２００５−２８６８１５号公報
【特許文献２】特開平１１−１０３２１６号公報
【発明の概要】
【発明が解決しようとする課題】
【０００９】
本発明者は、図１（ａ）のチャージポンプ回路２ｂについて検討した結果、以下の課題を認識するに至った。チャージポンプ回路２ｂの昇圧率が１倍から１／２倍に切りかえられる状況を考察する。
【００１０】
上述のように、昇圧率が１倍のとき、フライングキャパシタＣＦ、第１ホールドキャパシタＣＨ１それぞれの両端間にはＶＤＤが生じている。この状態で昇圧率が１／２倍に切りかえられると、フライングキャパシタＣＦと第１ホールドキャパシタＣＨ１が直列にスタックされ、２×ＶＤＤの電圧が発生し、入力電圧ＶＤＤより高くなるため、チャージポンプ回路２ｂからスイッチングレギュレータ２ａに向かって電流Ｉｄが逆流する。
【００１１】
本発明は係る課題に鑑みてなされたものであり、そのある態様の例示的な目的のひとつは、昇圧率の切りかえの際に、電流の逆流を防止可能なチャージポンプ回路およびその制御回路の提供にある。
【課題を解決するための手段】
【００１２】
本発明のある態様は、正および負の電圧を生成するチャージポンプ回路の制御回路に関する。この制御回路は、入力電圧が印加される入力端子と、接地電圧が印加される接地端子と、フライングキャパシタの第１電極が接続される第１端子と、フライングキャパシタの第２電極が接続される第２端子と、第１ホールドキャパシタの第１電極が接続される第３端子と、第２ホールドキャパシタの第１電極が接続される第４端子と、入力端子と第１端子の間に設けられた第１スイッチと、接地端子と第１端子の間に設けられた第２スイッチと、接地端子と第２端子の間に設けられた第３スイッチと、第２端子と第４端子の間に設けられた第４スイッチと、第１端子と第３端子の間に設けられた第５スイッチと、第２端子と第３端子の間に設けられた第６スイッチと、入力端子と第３端子の間に設けられた第７スイッチを、第１スイッチから第７スイッチのオン、オフ状態を制御することにより、（１）第１モードにおいて、第３端子に入力電圧を、第４端子に入力電圧を反転した負電圧を発生させ、（２）第２モードにおいて、第３端子に入力電圧の略１／２倍の電圧を、第４端子に、入力電圧の略１／２倍の電圧を反転した負電圧を発生させるコントローラと、を備える。コントローラは、第１モードから第２モードへの移行を指示されると、ある遷移期間にわたり、第３スイッチおよび第５スイッチをオンする第１状態と、第２スイッチおよび第４スイッチをオンする第２状態と、を交互に繰り返す第３モードで動作し、その後、第２モードで動作する。
【００１３】
この態様によると、遷移期間の間は、第１状態と第２状態を交互に繰り返すことにより、フライングキャパシタに対する充電が停止され、フライングキャパシタおよび第１、第２ホールドキャパシタの電荷は負荷によって徐々に放電されていく。フライングキャパシタと２つのホールドキャパシタそれぞれの両端間の電位差が、十分に小さくなった後に通常の第２モードに遷移することで、逆流を抑制できる。
【００１４】
コントローラは、遷移期間において、第１状態と第２状態の間に、すべてのスイッチをオフする第３状態を挿入してもよい。第２モードを３状態で動作させる際には、遷移期間をそれと同じ３状態で動作させることにより、コントローラの構成を簡素化できる。
【００１５】
遷移期間は、第２モードへの移行を指示されてから、第３端子の電圧が所定の第１しきい値電圧に低下するまでの期間であってもよい。
これにより、フライングキャパシタや２つのホールドキャパシタの電荷が十分放電された後に、第２モードに移行できる。
【００１６】
第１しきい値電圧は、入力電圧ＶＤＤの略１／２倍であってもよい。
この場合、フライングキャパシタおよび２つのホールドキャパシタそれぞれの電位差がＶＤＤ／２まで低下すると、第２モードに移行する。したがって、フライングキャパシタと第１ホールドキャパシタをスタックしたときに、それらの両端間の電圧は、ＶＤＤ／２×２＝ＶＤＤとなり、入力電圧ＶＤＤと等しくなり、電源電流の逆流を好適に防止できる。
【００１７】
ある態様の制御回路は、入力電圧と接地電圧を分圧する第１、第２抵抗と、第３端子の電圧と接地電圧を分圧する第３、第４抵抗と、第１、第２抵抗の接続点の電圧と、第３、第４抵抗の接続点の電圧を比較する第１コンパレータと、を含む第１電圧監視回路をさらに備えてもよい。第１コンパレータの出力信号にもとづき、遷移期間を終了してもよい。
【００１８】
遷移期間は、第２モードへの移行を指示されてから、第４端子の電圧が所定の第２しきい値電圧に上昇するまでの期間であってもよい。
これにより、フライングキャパシタや２つのホールドキャパシタの電荷が十分放電された後に、第２モードに移行できる。
【００１９】
第２しきい値電圧は、入力電圧の略１／２倍の電圧を反転した負電圧であってもよい。
この場合、フライングキャパシタおよび２つのホールドキャパシタそれぞれの電位差がＶＤＤ／２まで低下すると、第２モードに移行する。したがって、フライングキャパシタと第１ホールドキャパシタをスタックしたときに、それらの両端間の電圧は、ＶＤＤ／２×２＝ＶＤＤとなり、入力電圧ＶＤＤと等しくなり、遷移状態から第２モードにスムーズに移行できる。
【００２０】
ある態様の制御回路は、入力電圧と接地電圧を分圧する第５、第６抵抗と、入力電圧と第４端子の電圧を分圧する第７、第８抵抗と、第５、第６抵抗の接続点の電圧と、第７、第８抵抗の接続点の電圧を比較する第２コンパレータと、を含む第２電圧監視回路をさらに備えてもよい。第２コンパレータの出力信号にもとづき、遷移期間を終了してもよい。
【００２１】
ある態様の制御回路は、ひとつの半導体基板上に一体集積化されてもよい。
「一体集積化」とは、回路の構成要素のすべてが半導体基板上に形成される場合や、回路の主要構成要素が一体集積化される場合が含まれ、回路定数の調節用に一部の抵抗やキャパシタなどが半導体基板の外部に設けられていてもよい。
【００２２】
本発明の別の態様は、チャージポンプ回路に関する。このチャージポンプ回路は、上述のいずれかの態様の制御回路と、制御回路の第１端子と第２端子の間に接続されるフライングキャパシタと、その第１電極が制御回路の第３端子と接続され、その第２電極が接地される第１ホールドキャパシタと、その第１電極が制御回路の第４端子と接続され、その第２電極が接地される第２ホールドキャパシタと、を備えてもよい。
【００２３】
本発明の別の態様は、オーディオ信号処理回路に関する。オーディオ信号処理回路は、上述のチャージポンプ回路と、その上側電源端子に第１ホールドキャパシタに生ずる電圧を受け、その下側電源端子に第２ホールドキャパシタに生ずる電圧を受け、オーディオ信号を増幅するアンプと、オーディオ信号の振幅に応じて、制御回路の第１モードと第２モードを切りかえるモード制御部と、を備えてもよい。
【００２４】
本発明の別の態様は、電子機器に関する。電子機器は、上述のチャージポンプ回路と、その上側電源端子に第１ホールドキャパシタに生ずる電圧を受け、その下側電源端子に第２ホールドキャパシタに生ずる電圧を受け、オーディオ信号を増幅するアンプと、オーディオ信号の振幅に応じて、制御回路の第１モードと第２モードを切りかえるモード制御部と、を備えてもよい。
【００２５】
なお、以上の構成要素の任意の組み合わせや本発明の構成要素や表現を、方法、装置、システムなどの間で相互に置換したものもまた、本発明の態様として有効である。
【発明の効果】
【００２６】
本発明のある態様によれば、昇圧率の切りかえの際に、電流の逆流を防止できる。
【図面の簡単な説明】
【００２７】
【図１】図１（ａ）は、正負電源を利用した電子機器の構成を示す回路図であり、図１（ｂ）は、図１（ａ）のオーディオシステムの動作を示す図である。
【図２】本発明の実施の形態に係る制御回路を備えるチャージポンプ回路の構成を示す回路図である。
【図３】図３（ａ）、（ｂ）は、第１モード、第２モードにおける第１スイッチ〜第７スイッチの状態を示す回路図である。
【図４】図４（ａ）、（ｂ）は、遷移期間τにおける第３モードの状態を示す回路図である。
【図５】図５（ａ）、（ｂ）は、電圧監視回路の構成例を示す回路図である。
【図６】図２のチャージポンプ回路を備える図１の電子機器の動作を示す波形図である。
【発明を実施するための形態】
【００２８】
以下、本発明を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、発明を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも発明の本質的なものであるとは限らない。
【００２９】
本明細書において、「部材Ａが、部材Ｂと接続された状態」とは、部材Ａと部材Ｂが物理的に直接的に接続される場合のほか、部材Ａと部材Ｂが、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
同様に、「部材Ｃが、部材Ａと部材Ｂの間に設けられた状態」とは、部材Ａと部材Ｃ、あるいは部材Ｂと部材Ｃが直接的に接続される場合のほか、それらの電気的な接続状態に実質的な影響を及ぼさない、あるいはそれらの結合により奏される機能や効果を損なわせない、その他の部材を介して間接的に接続される場合も含む。
【００３０】
図２は、本発明の実施の形態に係る制御回路１００を備えるチャージポンプ回路２ｂの構成を示す回路図である。制御回路１００は、フライングキャパシタＣＦ、第１ホールドキャパシタＣＨ１、第２ホールドキャパシタＣＨ２とともに、正の電圧ＣＰＶＤＤと負の電圧ＣＰＶＳＳを生成するチャージポンプ回路２ｂを形成する。
【００３１】
制御回路１００は、昇圧率の異なる第１モードと第２モードが切りかえ可能に構成される。第１モードにおいて、ＣＰＶＤＤ≒ＶＤＤ、ＣＰＶＳＳ≒−ＶＤＤとなり、第２モードにおいてＣＰＶＤＤ≒ＶＤＤ／２、ＣＰＶＳＳ≒−ＶＤＤ／２となる。
【００３２】
制御回路１００は、入力端子ＩＮ、接地端子ＧＮＤ、第１端子Ｐ１〜第４端子Ｐ４、第１スイッチＳＷ１〜第７スイッチＳＷ７、コントローラ１０および電圧監視回路２０を備え、ひとつの半導体基板上に一体集積化される。
【００３３】
入力端子ＩＮには、外部からの直流の入力電圧ＶＤＤが印加される。接地端子ＧＮＤには、接地電圧が供給される。第１端子Ｐ１には、フライングキャパシタＣＦの第１電極が接続され、第２端子Ｐ２にはフライングキャパシタＣＦの第２電極が接続される。第３端子Ｐ３には、第１ホールドキャパシタＣＨ１の第１電極が接続され、第４端子Ｐ４には、第２ホールドキャパシタＣＨ２の第１電極が接続される。
【００３４】
第１スイッチＳＷ１は、入力端子ＩＮと第１端子Ｐ１の間に設けられる。第２スイッチＳＷ２は、接地端子ＧＮＤと第１端子Ｐ１の間に設けられる。第３スイッチＳＷ３は、接地端子ＧＮＤと第２端子Ｐ２の間に設けられる。第４スイッチＳＷ４は、第２端子Ｐ２と第４端子Ｐ４の間に設けられる。第５スイッチＳＷ５は、第１端子Ｐ１と第３端子Ｐ３の間に設けられる。第６スイッチＳＷ６は、第２端子Ｐ２と第３端子Ｐ３の間に設けられる。第７スイッチＳＷ７は、入力端子ＩＮと第３端子Ｐ３の間に設けられる。
【００３５】
チャージポンプ回路２ｂは、第３端子Ｐ３に生ずる電圧を正電圧ＣＰＶＤＤとして、第４端子Ｐ４に生ずる電圧を負電圧ＣＰＶＳＳとして出力する。
【００３６】
コントローラ１０は、第１スイッチＳＷ１から第７スイッチＳＷ７のゲート電圧を生成し、各スイッチのオン、オフ状態を制御する。
コントローラ１０には、モードを指示する制御信号ＳＭＯＤＥが入力される。コントローラ１０は、第１モードにおいて、第３端子Ｐ３に入力電圧ＶＤＤを、第４端子Ｐ４に入力電圧ＶＤＤを反転した負電圧−ＶＤＤを発生させる。また、第２モードにおいて、第３端子Ｐ３に入力電圧ＶＤＤの略１／２倍の電圧ＶＤＤ／２を、第４端子Ｐ４に、入力電圧ＶＤＤの略１／２倍ＶＤＤ／２の電圧を反転した負電圧−ＶＤＤ／２を発生させる。
【００３７】
図３（ａ）、（ｂ）は、第１モード、第２モードにおける第１スイッチＳＷ１〜第７スイッチＳＷ７の状態を示す回路図である。図示されるスイッチはオン状態を示し、不図示のスイッチはオフ状態を意味する。
【００３８】
図３（ａ）は、第１モードの状態遷移を示す。コントローラ１０は、第１モードにおいて、第７スイッチＳＷ７を固定的にオンし、第３端子Ｐ３に入力電圧ＶＤＤを固定的に印加する。これにより、ＣＰＶＤＤ＝ＶＤＤが生成される。また、ＣＰＶＳＳ＝−ＶＤＤを生成するために、第１状態φ１と第２状態φ２を交互に繰り返す。第１状態φ１において、コントローラ１０は、フライングキャパシタＣＦを入力電圧ＶＤＤで充電するように、スイッチを制御する。具体的には、第１スイッチＳＷ１および第３スイッチＳＷ３をオンする。
【００３９】
第２状態φ２では、第１状態φ１において充電されたフライングキャパシタＣＦを、逆極性で第２ホールドキャパシタＣＨ２と接続する。具体的には、第２スイッチＳＷ２および第４スイッチＳＷ４をオンする。これにより、ＣＰＶＳＳ＝−ＶＤＤとなる。
【００４０】
図３（ｂ）は、第２モードの状態遷移を示す。第２モードでは、第１状態φ１、第３状態φ３、第２状態φ２が順に繰り返される。第１状態φ１では、フライングキャパシタＣＦと第１ホールドキャパシタＣＨ１が同じ極性で接続される。具体的には、第５スイッチＳＷ５および第３スイッチＳＷ３がオンされる。直前の第２状態φ２において、フライングキャパシタＣＦの両端間の電圧はＶＤＤ／２であるため、第１状態φ１では、第１ホールドキャパシタＣＨ１がＶＤＤ／２で充電される。また、この第１状態φ１は、第３状態φ３に先立ち、第１ホールドキャパシタＣＨ１と第２ホールドキャパシタＣＨ２の両端間の電圧を揃える役割を果たす。
【００４１】
続く第３状態φ３では、コントローラ１０は、第１ホールドキャパシタＣＨ１とフライングキャパシタＣＦを、接地端子と入力端子ＩＮの間に直列にスタックする。第１ホールドキャパシタＣＨ１の容量値とフライングキャパシタＣＦの容量値は等しく、また直前の第１状態φ１において、第１ホールドキャパシタＣＨ１とフライングキャパシタＣＦの両端間の電圧は揃っている。したがって第３状態φ３において、フライングキャパシタＣＦと第１ホールドキャパシタＣＨ１は、それぞれ等しくＶＤＤ／２で充電される。
【００４２】
続く第２状態φ２では、コントローラ１０は、フライングキャパシタＣＦを第２ホールドキャパシタＣＨ２に逆極性で接続する。具体的には、第２スイッチＳＷ２および第４スイッチＳＷ４をオンする。これにより、ＣＰＶＳＳ＝−ＶＤＤ／２となる。
【００４３】
コントローラ１０は、制御信号ＳＭＯＤＥが、第１モードから第２モードへの移行を指示すると、ある遷移期間の間、第３モードの制御を行い、その後、第２モードに移行する。
【００４４】
図４（ａ）、（ｂ）は、遷移期間τにおける第３モードの状態を示す回路図である。
図４（ａ）は、第３モードの第１の制御例である。コントローラ１０は、第３スイッチＳＷ３および第５スイッチＳＷ５をオンする第１状態φ１と、第２スイッチＳＷ２および第４スイッチＳＷ４をオンする第２状態φ２と、をある遷移期間にわたり交互に繰り返し、その後、第２モードで動作する。第３モードの第１状態φ１は、第２モードの第１状態φ１と同じであり、第３モードの第２状態φ２は、第２モードの第２状態φ２と同じである。
【００４５】
図４（ｂ）の制御例では、第１状態φ１と第２状態φ２の間に、第１スイッチＳＷ１および第６スイッチＳＷ６をオフし、フライングキャパシタＣＦを孤立させる第３状態φ３が挿入されている。第３状態φ３では、すべてのスイッチＳＷ１〜ＳＷ７をオフしてもよい。この場合、第１状態φ１、第３状態φ３、第２状態φ２が順に繰り返される。第３モードの第３状態φ３は、第２モードの第３状態φ３のスイッチＳＷ１、ＳＷ６をオフとしたものである。
【００４６】
続いて遷移期間について説明する。遷移期間τは、第２モードへの移行を指示されてから、第３端子Ｐ３の電圧ＣＰＶＤＤが所定の第１しきい値電圧ＶＴＨ１に低下するまでの期間としてもよい。第１しきい値電圧ＶＴＨ１は、好ましくは入力電圧ＶＤＤの略１／２倍の電圧ＶＤＤ／２である。
【００４７】
遷移期間の終期を決定するために、電圧監視回路２０が設けられる。電圧監視回路２０は、電圧ＣＰＶＤＤをしきい値電圧ＶＴＨ１と比較することにより、遷移期間τの終期を決定する。
【００４８】
図５（ａ）は、電圧監視回路２０の第１の構成例を示す回路図である。電圧監視回路２０ａは、第１抵抗Ｒ１〜第４抵抗Ｒ４および第１コンパレータ２２を備える。第１抵抗Ｒ１、第２抵抗Ｒ２は、入力端子ＩＮと接地端子の間に順に直列に接続され、入力電圧ＶＤＤを分圧する。第３抵抗Ｒ３および第４抵抗Ｒ４は、第３端子Ｐ３と接地端子の間に順に直列に設けられる。第１コンパレータ２２は、第１抵抗Ｒ１と第２抵抗Ｒ２の接続点の電圧ＶＤＤ’と、第３抵抗Ｒ３と第４抵抗Ｒ４の接続点ＣＰＶＤＤ’の電圧を比較する。第１コンパレータ２２は、ＣＰＶＤＤ’＞ＶＤＤ’のときハイレベル、ＣＰＶＤＤ’＜ＶＤＤ’のときローレベルとなる検出信号Ｓ１１を生成する。
【００４９】
図５（ａ）の電圧監視回路２０ａにおいて、
ＶＤＤ’＝Ｒ２／（Ｒ１＋Ｒ２）×ＶＤＤ
ＣＰＶＤＤ’＝Ｒ４／（Ｒ３＋Ｒ４）×ＣＰＶＤＤ
が成り立つ。したがって、電圧監視回路２０ａにおけるしきい値電圧ＶＴＨ１は、式（１）で与えられる。
ＶＴＨ１＝Ｒ２・（Ｒ３＋Ｒ４）／｛Ｒ４・（Ｒ１＋Ｒ２）｝×ＶＤＤ …（１）
【００５０】
コントローラ１０は、制御信号ＳＭＯＤＥが第２モードへの遷移を指示してから、検出信号Ｓ１１がローレベルとなるまでを遷移期間τとする。
【００５１】
電圧監視回路２０は、第３端子Ｐ３の電圧ＣＰＶＤＤに加えて、あるいはそれに代えて、第４端子Ｐ４の電圧ＣＰＶＳＳにもとづいて、遷移期間τの終期を決定してもよい。すなわち、遷移期間τは、第２モードへの移行を指示されてから、第４端子Ｐ４の電圧ＣＰＶＳＳが所定の負の第２しきい値電圧ＶＴＨ２に上昇するまでの期間であってもよい。第２しきい値電圧ＶＴＨ２は、入力電圧ＶＤＤの略１／２倍の電圧を反転した負電圧−ＶＤＤ／２とすることが望ましい。
【００５２】
図５（ｂ）は、電圧監視回路２０の第２の構成例を示す回路図である。電圧監視回路２０ｂは、第５抵抗Ｒ５〜第８抵抗Ｒ８、第２コンパレータ２４を備える。第５抵抗Ｒ５および第６抵抗Ｒ６は、入力端子ＩＮと接地端子の間に直列に接続され、入力電圧ＶＤＤと接地電圧を分圧する。第７抵抗Ｒ７と第８抵抗Ｒ８は、入力端子ＩＮと第４端子Ｐ４の間に直列に設けられ、入力電圧ＶＤＤと第４端子Ｐ４の電圧ＣＰＶＳＳを分圧する。第２コンパレータ２４は、第５抵抗Ｒ５と第６抵抗Ｒ６の接続点の電圧ＶＤＤ’と、第７抵抗Ｒ７と第８抵抗Ｒ８の接続点の電圧ＣＰＶＳＳ’を比較する。第２コンパレータ２４は、ＣＰＶＳＳ’’＞ＶＳＳ’’のときハイレベル、ＣＰＶＳＳ’’＜ＶＤＤ’’のときローレベルとなる検出信号Ｓ１２を生成する。
【００５３】
図５（ｂ）の電圧監視回路２０ｂにおいては、
ＶＤＤ’’＝Ｒ６／（Ｒ５＋Ｒ６）×ＶＤＤ
ＣＰＶＳＳ’’＝ＣＰＶＳＳ＋Ｒ８／（Ｒ７＋Ｒ８）×（ＶＤＤ−ＣＰＶＳＳ）
が成り立つ。したがって、電圧監視回路２０ｂにおけるしきい値電圧ＶＴＨ２は、式（２）で与えられる。
ＶＴＨ２＝（Ｒ７＋Ｒ８）／Ｒ７×｛Ｒ６／（Ｒ５＋Ｒ６）−Ｒ８／（Ｒ７＋Ｒ８）｝×ＶＤＤ …（２）
【００５４】
コントローラ１０は、第２コンパレータ２４の出力信号Ｓ１２にもとづき、遷移期間τを終了する。
【００５５】
以上が制御回路１００の構成である。続いてその動作を説明する。図２のチャージポンプ回路２ｂは、図１の電子機器１に好適に適用できる。
【００５６】
図６は、図２のチャージポンプ回路２ｂを備える図１の電子機器１の動作を示す波形図である。ここでは理解の容易のために、オーディオ信号Ｓ２は正弦波であるものとする。図６の上段には、オーディオ信号Ｓ２に加えて、電圧ＣＰＶＤＤ、ＣＰＶＳＳが示され、下段には、スイッチングレギュレータ２ａから入力端子ＩＮに供給される電源電流Ｉｄが示される。
【００５７】
時刻ｔ１より前に、チャージポンプ回路２ｂは第１モードで動作しており、メインアンプ４の上側電源端子には電圧ＣＰＶＤＤ＝ＶＤＤが、下側電源端子にはＣＰＶＳＳ＝−ＶＤＤが供給される。
【００５８】
オーディオ信号Ｓ２の振幅が低下して所定のしきい値以下となると、モード制御部５は、チャージポンプ回路２ｂに対して第２モードを指示する制御信号ＳＭＯＤＥを出力する。コントローラ１０は、制御信号ＳＭＯＤＥを契機として、第３モードに遷移し、図４（ａ）もしくは図４（ｂ）のシーケンスを繰り返す。
【００５９】
遷移期間τにおいては、入力電圧ＶＤＤによるフライングキャパシタＣＦの充電が停止するため、電源電流Ｉｄは実質的にゼロとなる。そして、負荷であるメインアンプ４に供給される電流によって、フライングキャパシタＣＦおよびホールドキャパシタＣＨ１、ＣＨ２の電荷が放電されていき、電圧ＣＰＶＤＤ、ＣＰＶＳＳの絶対値が時間とともに小さくなる。
【００６０】
時刻ｔ２に、電圧ＣＰＶＤＤがしきい値電圧ＶＴＨ１に低下すると、および／または電圧ＣＰＶＳＳがしきい値電圧ＶＴＨ２まで増加すると、遷移期間τが終了し、第２モードに移行する。
【００６１】
以上が制御回路１００の動作である。
時刻ｔ２においては、フライングキャパシタＣＦ、ホールドキャパシタＣＨ１、ＣＨ２それぞれの両端間の電圧は、入力電圧ＶＤＤよりも十分に低く、具体的には、ＶＤＤ／２に低下している。したがって図３（ｂ）の第３状態φ３において、第１ホールドキャパシタＣＨ１とフライングキャパシタＣＦをスタックしたときに、２つのキャパシタＣＨ１とＣＦの両端間の電圧は、ほぼ入力電圧ＶＤＤと等しく。したがって、図２の制御回路１００によれば、制御回路１００からスイッチングレギュレータ２ａへの電流Ｉｄの逆流を抑制することができる。
【００６２】
第３モードにおいて、図４（ａ）の制御を行った場合、図４（ｂ）の制御に比べて、遷移期間τにおける正負の出力電圧ＣＰＶＤＤとＣＰＶＳＳの対称性を良好に保つことができる。
【００６３】
一方、第３モードにおいて図４（ｂ）の制御を行う場合、第２、第３モードはいずれも３ステートで動作し、第３モードと第２モードの差異は、第３状態φ３のスイッチＳＷ１、ＳＷ６のみである。したがって、コントローラ１０をわずかに変更するのみで、第３モードを実現することができる。
【００６４】
以上、本発明について、実施の形態をもとに説明した。この実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。以下、こうした変形例について説明する。
【００６５】
実施の形態では、遷移期間τの終期を、チャージポンプ回路２ｂの出力電圧ＣＰＶＤＤ、ＣＰＶＳＳにもとづいて検知する場合を説明したが、本発明はそれに限定されない。たとえば、フライングキャパシタＣＦの両端間の電圧が、所定のしきい値電圧まで低下したことを契機として、遷移期間τを終了してもよい。
【００６６】
あるいは、遷移期間τは、所定の時間としてもよい。メインアンプ４に流れる電流が推定することができる場合には、遷移期間τにおける出力電圧ＣＰＶＤＤ、ＣＰＶＳＳの変化速度も予測することができる。この場合、電圧監視回路２０に代えてタイマーを設け、コントローラ１０は、第２モードへの移行が指示された後、所定の時間経過後に、遷移期間τを終了する。
【００６７】
制御回路１００は、メインアンプ４およびモード制御部５と単一の半導体基板上に集積化されて、オーディオ信号処理回路を構成してもよい。
【００６８】
実施の形態では、チャージポンプ回路２ｂの用途を、図１の電子機器１として説明したが、用途は限定されず、昇圧率が切りかえられるさまざまなアプリケーションに適用可能である。
【００６９】
チャージポンプ回路２ｂのスイッチのトポロジーおよびスイッチングのシーケンスは上述のものに限定されず、公知の、あるいはその他のトポロジーやシーケンスにも適用可能である。すなわち、本発明と同様の作用、効果を実現しうる範囲において、自由に変更可能であることが当業者には理解される。
【００７０】
実施の形態にもとづき、具体的な用語を用いて本発明を説明したが、実施の形態は、本発明の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本発明の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
【符号の説明】
【００７１】
１…電子機器、２…チャージポンプ回路、４…メインアンプ、５…モード制御部、６…ヘッドホン、８…電源回路、１００…制御回路、１０…コントローラ、２０…電圧監視回路、２２…第１コンパレータ、２４…第２コンパレータ、Ｒ１…第１抵抗、Ｒ２…第２抵抗、Ｒ３…第３抵抗、Ｒ４…第４抵抗、Ｒ５…第５抵抗、Ｒ６…第６抵抗、Ｒ７…第７抵抗、Ｒ８…第８抵抗、Ｐ１…第１端子、Ｐ２…第２端子、Ｐ３…第３端子、Ｐ４…第４端子、ＳＷ１…第１スイッチ、ＳＷ２…第２スイッチ、ＳＷ３…第３スイッチ、ＳＷ４…第４スイッチ、ＳＷ５…第５スイッチ、ＳＷ６…第６スイッチ、ＳＷ７…第７スイッチ、ＣＦ…フライングキャパシタ、ＣＨ１…第１ホールドキャパシタ、ＣＨ２…第２ホールドキャパシタ。
【特許請求の範囲】
【請求項１】
正および負の電圧を生成するチャージポンプ回路の制御回路であって、
入力電圧が印加される入力端子と、
接地電圧が印加される接地端子と、
フライングキャパシタの第１電極が接続される第１端子と、
前記フライングキャパシタの第２電極が接続される第２端子と、
第１ホールドキャパシタの第１電極が接続される第３端子と、
第２ホールドキャパシタの第１電極が接続される第４端子と、
前記入力端子と前記第１端子の間に設けられた第１スイッチと、
前記接地端子と前記第１端子の間に設けられた第２スイッチと、
前記接地端子と前記第２端子の間に設けられた第３スイッチと、
前記第２端子と前記第４端子の間に設けられた第４スイッチと、
前記第１端子と前記第３端子の間に設けられた第５スイッチと、
前記第２端子と前記第３端子の間に設けられた第６スイッチと、
前記入力端子と前記第３端子の間に設けられた第７スイッチを、
前記第１スイッチから第７スイッチのオン、オフ状態を制御することにより、（１）第１モードにおいて、前記第３端子に前記入力電圧を、前記第４端子に前記入力電圧を反転した負電圧を発生させ、（２）第２モードにおいて、前記第３端子に前記入力電圧の略１／２倍の電圧を、前記第４端子に、前記入力電圧の略１／２倍の電圧を反転した負電圧を発生させるコントローラと、
を備え、
前記コントローラは、前記第１モードから前記第２モードへの移行を指示されると、遷移期間にわたり、前記第３スイッチおよび前記第５スイッチをオンする第１状態と、前記第２スイッチおよび前記第４スイッチをオンする第２状態と、を交互に繰り返す第３モードで動作し、その後、第２モードで動作することを特徴とする制御回路。
【請求項２】
前記コントローラは、前記遷移期間において、前記第１状態と前記第２状態の間に、すべてのスイッチをオフする第３状態を挿入することを特徴とする請求項１に記載の制御回路。
【請求項３】
前記遷移期間は、前記第２モードへの移行を指示されてから、前記第３端子の電圧が所定の第１しきい値電圧に低下するまでの期間であることを特徴とする請求項１または２に記載の制御回路。
【請求項４】
前記第１しきい値電圧は、前記入力電圧の略１／２倍であることを特徴とする請求項３に記載の制御回路。
【請求項５】
前記入力電圧と接地電圧を分圧する第１、第２抵抗と、
前記第３端子の電圧と接地電圧を分圧する第３、第４抵抗と、
前記第１、第２抵抗の接続点の電圧と、前記第３、第４抵抗の接続点の電圧を比較する第１コンパレータと、
を含む第１電圧監視回路をさらに備え、
前記第１コンパレータの出力信号にもとづき、前記遷移期間を終了することを特徴とする請求項３に記載の制御回路。
【請求項６】
前記遷移期間は、前記第２モードへの移行を指示されてから、前記第４端子の電圧が所定の第２しきい値電圧に上昇するまでの期間であることを特徴とする請求項１または２に記載の制御回路。
【請求項７】
前記第２しきい値電圧は、前記入力電圧の略１／２倍の電圧を反転した負電圧であることを特徴とする請求項６に記載の制御回路。
【請求項８】
前記入力電圧と接地電圧を分圧する第５、第６抵抗と、
前記入力電圧と前記第４端子の電圧を分圧する第７、第８抵抗と、
前記第５、第６抵抗の接続点の電圧と、前記第７、第８抵抗の接続点の電圧を比較する第２コンパレータと、
を含む第２電圧監視回路をさらに備え、
前記第２コンパレータの出力信号にもとづき、前記遷移期間を終了することを特徴とする請求項６に記載の制御回路。
【請求項９】
ひとつの半導体基板上に一体集積化されることを特徴とする請求項１から８のいずれかに記載の制御回路。
【請求項１０】
請求項１から９のいずれかに記載の制御回路と、
前記制御回路の第１端子と第２端子の間に接続されるフライングキャパシタと、
その第１電極が前記制御回路の第３端子と接続され、その第２電極が接地される第１ホールドキャパシタと、
その第１電極が前記制御回路の第４端子と接続され、その第２電極が接地される第２ホールドキャパシタと、
を備えることを特徴とするチャージポンプ回路。
【請求項１１】
請求項１から９のいずれかに記載の制御回路と、
前記制御回路の第１端子と第２端子の間に接続されるフライングキャパシタと、
その第１電極が前記制御回路の第３端子と接続され、その第２電極が接地される第１ホールドキャパシタと、
その第１電極が前記制御回路の第４端子と接続され、その第２電極が接地される第２ホールドキャパシタと、
その上側電源端子に前記第１ホールドキャパシタに生ずる電圧を受け、その下側電源端子に前記第２ホールドキャパシタに生ずる電圧を受け、オーディオ信号を増幅するアンプと、
前記オーディオ信号の振幅に応じて、前記制御回路の第１モードと第２モードを切りかえるモード制御部と、
を備えることを特徴とするオーディオ信号処理回路。
【請求項１２】
請求項１から９のいずれかに記載の制御回路と、
前記制御回路の第１端子と第２端子の間に接続されるフライングキャパシタと、
その第１電極が前記制御回路の第３端子と接続され、その第２電極が接地される第１ホールドキャパシタと、
その第１電極が前記制御回路の第４端子と接続され、その第２電極が接地される第２ホールドキャパシタと、
その上側電源端子に前記第１ホールドキャパシタに生ずる電圧を受け、その下側電源端子に前記第２ホールドキャパシタに生ずる電圧を受け、オーディオ信号を増幅するアンプと、
前記オーディオ信号の振幅に応じて、前記制御回路の第１モードと第２モードを切りかえるモード制御部と、
を備えることを特徴とする電子機器。
【請求項１】
正および負の電圧を生成するチャージポンプ回路の制御回路であって、
入力電圧が印加される入力端子と、
接地電圧が印加される接地端子と、
フライングキャパシタの第１電極が接続される第１端子と、
前記フライングキャパシタの第２電極が接続される第２端子と、
第１ホールドキャパシタの第１電極が接続される第３端子と、
第２ホールドキャパシタの第１電極が接続される第４端子と、
前記入力端子と前記第１端子の間に設けられた第１スイッチと、
前記接地端子と前記第１端子の間に設けられた第２スイッチと、
前記接地端子と前記第２端子の間に設けられた第３スイッチと、
前記第２端子と前記第４端子の間に設けられた第４スイッチと、
前記第１端子と前記第３端子の間に設けられた第５スイッチと、
前記第２端子と前記第３端子の間に設けられた第６スイッチと、
前記入力端子と前記第３端子の間に設けられた第７スイッチを、
前記第１スイッチから第７スイッチのオン、オフ状態を制御することにより、（１）第１モードにおいて、前記第３端子に前記入力電圧を、前記第４端子に前記入力電圧を反転した負電圧を発生させ、（２）第２モードにおいて、前記第３端子に前記入力電圧の略１／２倍の電圧を、前記第４端子に、前記入力電圧の略１／２倍の電圧を反転した負電圧を発生させるコントローラと、
を備え、
前記コントローラは、前記第１モードから前記第２モードへの移行を指示されると、遷移期間にわたり、前記第３スイッチおよび前記第５スイッチをオンする第１状態と、前記第２スイッチおよび前記第４スイッチをオンする第２状態と、を交互に繰り返す第３モードで動作し、その後、第２モードで動作することを特徴とする制御回路。
【請求項２】
前記コントローラは、前記遷移期間において、前記第１状態と前記第２状態の間に、すべてのスイッチをオフする第３状態を挿入することを特徴とする請求項１に記載の制御回路。
【請求項３】
前記遷移期間は、前記第２モードへの移行を指示されてから、前記第３端子の電圧が所定の第１しきい値電圧に低下するまでの期間であることを特徴とする請求項１または２に記載の制御回路。
【請求項４】
前記第１しきい値電圧は、前記入力電圧の略１／２倍であることを特徴とする請求項３に記載の制御回路。
【請求項５】
前記入力電圧と接地電圧を分圧する第１、第２抵抗と、
前記第３端子の電圧と接地電圧を分圧する第３、第４抵抗と、
前記第１、第２抵抗の接続点の電圧と、前記第３、第４抵抗の接続点の電圧を比較する第１コンパレータと、
を含む第１電圧監視回路をさらに備え、
前記第１コンパレータの出力信号にもとづき、前記遷移期間を終了することを特徴とする請求項３に記載の制御回路。
【請求項６】
前記遷移期間は、前記第２モードへの移行を指示されてから、前記第４端子の電圧が所定の第２しきい値電圧に上昇するまでの期間であることを特徴とする請求項１または２に記載の制御回路。
【請求項７】
前記第２しきい値電圧は、前記入力電圧の略１／２倍の電圧を反転した負電圧であることを特徴とする請求項６に記載の制御回路。
【請求項８】
前記入力電圧と接地電圧を分圧する第５、第６抵抗と、
前記入力電圧と前記第４端子の電圧を分圧する第７、第８抵抗と、
前記第５、第６抵抗の接続点の電圧と、前記第７、第８抵抗の接続点の電圧を比較する第２コンパレータと、
を含む第２電圧監視回路をさらに備え、
前記第２コンパレータの出力信号にもとづき、前記遷移期間を終了することを特徴とする請求項６に記載の制御回路。
【請求項９】
ひとつの半導体基板上に一体集積化されることを特徴とする請求項１から８のいずれかに記載の制御回路。
【請求項１０】
請求項１から９のいずれかに記載の制御回路と、
前記制御回路の第１端子と第２端子の間に接続されるフライングキャパシタと、
その第１電極が前記制御回路の第３端子と接続され、その第２電極が接地される第１ホールドキャパシタと、
その第１電極が前記制御回路の第４端子と接続され、その第２電極が接地される第２ホールドキャパシタと、
を備えることを特徴とするチャージポンプ回路。
【請求項１１】
請求項１から９のいずれかに記載の制御回路と、
前記制御回路の第１端子と第２端子の間に接続されるフライングキャパシタと、
その第１電極が前記制御回路の第３端子と接続され、その第２電極が接地される第１ホールドキャパシタと、
その第１電極が前記制御回路の第４端子と接続され、その第２電極が接地される第２ホールドキャパシタと、
その上側電源端子に前記第１ホールドキャパシタに生ずる電圧を受け、その下側電源端子に前記第２ホールドキャパシタに生ずる電圧を受け、オーディオ信号を増幅するアンプと、
前記オーディオ信号の振幅に応じて、前記制御回路の第１モードと第２モードを切りかえるモード制御部と、
を備えることを特徴とするオーディオ信号処理回路。
【請求項１２】
請求項１から９のいずれかに記載の制御回路と、
前記制御回路の第１端子と第２端子の間に接続されるフライングキャパシタと、
その第１電極が前記制御回路の第３端子と接続され、その第２電極が接地される第１ホールドキャパシタと、
その第１電極が前記制御回路の第４端子と接続され、その第２電極が接地される第２ホールドキャパシタと、
その上側電源端子に前記第１ホールドキャパシタに生ずる電圧を受け、その下側電源端子に前記第２ホールドキャパシタに生ずる電圧を受け、オーディオ信号を増幅するアンプと、
前記オーディオ信号の振幅に応じて、前記制御回路の第１モードと第２モードを切りかえるモード制御部と、
を備えることを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１３−５９２４０（Ｐ２０１３−５９２４０Ａ）
【公開日】平成２５年３月２８日（２０１３．３．２８）
【国際特許分類】
【出願番号】特願２０１１−１９７４７５（Ｐ２０１１−１９７４７５）
【出願日】平成２３年９月９日（２０１１．９．９）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
【公開日】平成２５年３月２８日（２０１３．３．２８）
【国際特許分類】
【出願日】平成２３年９月９日（２０１１．９．９）
【出願人】（０００１１６０２４）ローム株式会社 (3,539)
【Ｆターム（参考）】
[ Back to top ]