【課題】作製工程が簡略化され、容量素子の面積が縮小化された昇圧回路を有する半導体
装置を提供することを課題とする。
【解決手段】直列に接続され、第１の入力端子部から出力端子部へ整流作用を示す複数の
整流素子と、第２の入力端子部に接続され、互いに反転する信号が入力される第１の配線
及び第２の配線と、それぞれ第１の電極、絶縁膜及び第２の電極を有し、昇圧された電位
を保持する複数の容量素子とから構成される昇圧回路を有し、複数の容量素子は、第１の
電極及び第２の電極が導電膜で設けられた容量素子と、少なくとも第２の電極が半導体膜
で設けられた容量素子とを有し、複数の容量素子において少なくとも１段目の容量素子を
第１の電極及び第２の電極が導電膜で設けられた容量素子とする。 （もっと読む）

【課題】起動時の消費電流を小さく抑制できるチャージポンプ回路を提供する。
【解決手段】このチャージポンプ回路３０では、ポンプ回路１０の起動期間は分周クロック信号ＣＬＫＤをポンプ回路１０に与えてポンプ回路１０の電流供給能力を低く設定し、起動期間の終了後はクロック信号ＣＬＫをポンプ回路１０に与えてポンプ回路１０の電流供給能力を高く設定する。したがって、起動期間はポンプ回路１０の消費電流を小さく抑制し、起動期間の終了後はポンプ回路１０の電流供給能力を高めることができる。 （もっと読む）

【課題】製造コストの増加を抑制し、キャパシタの端部の段差を小さくできるトレンチ型ＰＩＰキャパシタとそれを用いたパワー集積回路装置およびパワー集積回路装置の製造方法を提供することにある。
【解決手段】トレンチ５２内壁に分離絶縁層５３を配置し、この分離絶縁層５３を介して下部電極となる第１ポリシリコン５４を埋め込んだトレンチ型ＰＩＰキャパシタ５０を半導体基板に形成することで、キャパシタの端部に形成される段差を低減できる。その結果、配線となるメタル層５９を過度に厚くする必要がなく、メタル層５９を微細化することができる。その結果、パワーＩＣを微細化することができる。 （もっと読む）

【課題】プリント配線基板上の実装面積削減やコスト削減を実現することのできるチャージポンプを提供する。
【解決手段】チャージポンプ１００は、フライングキャパシタ１２０の充放電用スイッチとして、半導体装置１１０に集積化されたフローティングＮＭＯＳＦＥＴ１１１及び１１２のボディダイオード１１１ｄ及び１１２ｄを用いる。 （もっと読む）

【課題】デカップリング容量素子の信頼性と、フラッシュメモリの動作モードに対応した供給電流の補償を損なわずに、フラッシュメモリの面積増加を抑制する。
【解決手段】本発明に係る半導体集積回路１０は、フラッシュメモリ部１２と、フラッシュメモリ部１２に電圧を供給する昇圧回路１３と、昇圧回路１３の出力に一端が接続されたデカップリング容量素子１５と、フラッシュメモリ部１２の動作モードに応じて、デカップリング容量素子１５の他端の電位を制御する制御回路１４とを備える。 （もっと読む）

【課題】安定したチャージポンプ動作を行う。
【解決手段】ノードＡ，Ｂを有するコンデンサＣ１と、ＶＤＤレベルからＶＳＳレベルの間で振幅するポンピング信号ＰＵＭＰ１をコンデンサＣ１のノードＡに供給するポンピング回路１１０と、コンデンサＣ１のノードＢをＶＰＰｅｘｔレベルにプリチャージし、ポンピング信号ＰＵＭＰ１がＶＳＳレベルからＶＤＤレベルに変わった時に、コンデンサＣ１のノードＢをＶＰＰｅｘｔレベルよりも高いレベルに駆動する出力回路１２０とを備える。本発明によれば、コンデンサＣ１のノードＡをポンピングするための電圧と、コンデンサＣ１のノードＢをプリチャージするための電圧が異なっていることから、昇圧電圧を効率よく生成することできる。 （もっと読む）

【課題】損失を抑制すると共により迅速に昇圧を行なう。
【解決手段】チャージポンプ２０からの出力電圧ＶＣがトリガ電圧を超えると、スイッチ７０がオンし、クロック信号供給回路３０は出力電圧ＶＣの振幅のクロック信号ＣＫｍｏｓ，ＣＫＢｍｏｓをチャージポンプ２０に出力し、クロック信号供給回路４０は出力電圧ＶＣの振幅のクロック信号ＣＫｍｏｓを用いてクロック信号ＣＫｃａｐ，ＣＫＢｃａｐを生成してチャージポンプ２０に出力し、チャージポンプ２０では、各トランジスタのゲートへ出力電圧ＶＣの振幅のクロック信号ＣＫｍｏｓ，ＣＫＢｍｏｓが供給され、各キャパシタの他端へ立ち上がり時間の小さいクロック信号ＣＫｃａｐ，ＣＫＢｃａｐが供給される。これにより、昇圧回路１０全体の損失を抑制すると共により迅速に出力電圧ＶＣを目標出力電圧に昇圧することができる。 （もっと読む）

【課題】昇圧率の切りかえの際に、電流の逆流を防止する。
【解決手段】コントローラ１０は、第１スイッチＳＷ１から第７スイッチＳＷ７のオン、オフ状態を制御することにより、（１）第１モードにおいて、第３端子Ｐ３に入力電圧ＶＤＤを、第４端子Ｐ４に入力電圧ＶＤＤを反転した負電圧−ＶＤＤを発生させ、（２）第２モードにおいて、第３端子Ｐ３に入力電圧ＶＤＤの略１／２倍の電圧を、第４端子Ｐ４に、入力電圧ＶＤＤの略１／２倍の電圧を反転した負電圧−ＶＤＤ／２を発生させる。コントローラ１０は、第１モードから第２モードへの移行を指示されると、遷移期間にわたり、第３スイッチおよび第５スイッチをオンする第１状態と、第２スイッチおよび第４スイッチをオンする第２状態と、を交互に繰り返す第３モードで動作し、その後、第２モードで動作する。 （もっと読む）

【課題】低電圧で動作するとともに高電圧が入力された場合でも破壊することがないチャージポンプ回路を備えているとともに、通常の量産用の半導体製造プロセスが適用可能な半導体装置を提供する。
【解決手段】半導体装置において、チャージポンプ回路３０は、薄膜トランジスタで構成され、外部電源電圧を昇圧する。スイッチ制御部１１は、外部電源電圧が基準電圧を超えている場合には、チャージポンプ回路３０への外部電源電圧の供給が遮断されるようにするとともに外部電源電圧がチャージポンプ回路３０を介さずに負荷回路５０に直接供給されるようにする。基板電圧制御部１４は、外部電源電圧が基準電圧以下の場合に、チャージポンプ回路３０を構成するトランジスタの基板領域に順方向となるバイアス電圧を供給する。 （もっと読む）

【課題】負荷電流に応じて昇圧能力を調整することにより、過剰な昇圧回路出力リップルを抑制する。
【解決手段】昇圧回路１は、昇圧部出力ＣＰＯの電圧を変動させて昇圧回路出力ＶＰＰを生成し、昇圧回路出力ＶＰＰの負荷電流の大きさに応じて制御電圧ＣＯＮ１を生成する制御部２と、制御電圧ＣＯＮ１に応じて電源ＶＤＤＰ１の電圧を変動させることにより昇圧部電源ＶＤＤＰを生成する電源降圧部３と、昇圧回路出力ＶＰＰの電圧と目標電圧との差分に応じて昇圧部電源ＶＤＤＰの電圧を変動させることにより昇圧部出力ＣＰＯを生成する昇圧部４とを備える。 （もっと読む）

【課題】出力端子に接続される内部回路の動作開始を早く行うことができる定電圧発生回路を備えた半導体装置を提供する。
【解決手段】クロック信号ＶＯＳＣが入力されると、内部の複数のノードにおいてポンピング動作を行い、入力端子に供給される電荷を複数のノードを介して出力端子へと順次転送し、出力端子から出力電圧を発生する昇圧回路２０と、出力電圧が予め設定された電圧に達した場合、非活性レベルの検知信号ＶＵＰＴを出力する電圧検出回路３０と、検知信号が活性レベルの場合、クロック信号を昇圧回路へ出力し、検知信号が非活性レベルの場合、クロック信号の昇圧回路への出力を停止するクロック信号制御回路４０と、を備え、クロック信号制御回路は、検知信号が非活性レベルであっても、入力される制御信号ＲＥＳＥＴＴのレベルに応じてクロック信号を昇圧回路へ出力する。 （もっと読む）

【課題】簡素な回路構成により、誘導成分を含む負荷への通電を制御する場合においても、電源逆接保護用半導体素子のゲート破壊を招く虞のない信頼性の高い電源逆接保護装置を提供する。
【解決手段】直流電源１０と、グロープラグ１８への通電を制御する通電制御用半導体素子１４と、過電流保護回路１６１とグロープラグ１８と電源１０、及び／又は、通電制御用半導体素子１４とを繋ぐ配線１７の寄生インダクタンスＬを誘導成分として含み、電源逆接保護用半導体素子１１として、Ｐ-チャンネルパワーＭＯＳＦＥＴを通電制御用半導体素子１４の上流側に配設すると共に、所定の抵抗値Ｒ_Ｇを有するゲート抵抗１３を介して、Ｐ-チャンネルパワーＭＯＳＦＥＴ１１のゲートＧ_１１を接地せしめる。 （もっと読む）

【課題】消費電力の増加を招くことなくオフの状態を実現することのできる半導体装置を
提供する。
【解決手段】ゲートに電圧が印加されていない状態でオン状態であるパワー素子と、パワ
ー素子のゲートに第１の電圧を印加するためのスイッチング用の電界効果トランジスタと
、パワー素子のゲートに第１の電圧より低い電圧を印加するためのスイッチング用の電界
効果トランジスタと、を有し、上記スイッチング用の電界効果トランジスタはオフ電流が
小さい半導体装置である。 （もっと読む）

【課題】昇圧効率を向上させた昇圧回路を提供することを課題の一とする。または、昇圧効率を向上させた昇圧回路を用いたＲＦＩＤタグを提供することを課題の一とする。
【解決手段】単位昇圧回路の出力端子に当たるノード、または当該ノードに接続されたトランジスタのゲート電極をブートストラップ動作により昇圧することで、当該トランジスタにおけるしきい値電位と同等の電位の低下を防ぎ、当該単位昇圧回路の出力電位の低下を防ぐことができる。 （もっと読む）

【課題】半導体装置において、少なくとも容量素子とトランジスタとを有する回路要素が占める面積を小さくする。
【解決手段】第１のトランジスタと第２のトランジスタと容量素子とを有する半導体装置において、第２のトランジスタよりも上方に第１のトランジスタ及び容量素子を配置する。そして、第１のトランジスタのソース又はドレインの一方と、容量素子の一方の電極とを兼ねる共通電極を設ける。さらに、容量素子の他方の電極を共通電極よりも上方に配置する。 （もっと読む）

【課題】半導体ウエハ上の半導体チップのアナログ特性の測定を精度良く行えるようにする。
【解決手段】半導体チップ１の被測定部３は半導体素子３ａ、回路３ｂである。被測定部３のアナログ特性を測定する測定回路４を設けている。測定回路４は、外部電源からプローブ針Ｐａ、Ｐｂを介して給電され、内部で測定用印加電圧を生成し、配線パターン５を介して被測定部３に印加する。測定回路４は、被測定部３の出力を配線パターン５から入力し、デジタルデータに変換する。測定回路４と配線パターン７を介して半導体チップ２の不揮発性メモリ６に接続され、デジタルデータが転送記憶される。一連の測定が終了した後に、不揮発性メモリ６からデジタルデータを取り出す。プローブ針の接触抵抗や浮遊容量の影響を低減して精度良いアナログ特性の測定ができる。 （もっと読む）

【課題】チップ面積を削減することのできる不揮発性半導体記憶装置を提供する。
【解決手段】一の実施形態に係る不揮発性半導体記憶装置は、半導体基板と、半導体基板上に積層され、垂直方向に直列接続された複数のメモリセルを含むメモリセルアレイと、半導体基板上に設けられ、所望の電圧をメモリセルアレイに供給する電源回路とを備える。電源回路は、電圧を生成するポンプ回路と、ポンプ回路の出力端子に接続され、出力端子の電圧値が所定の値を下回った場合にポンプ回路へ制御信号を出力するリミッタ回路と、出力端子に一端が接続され、出力端子の電圧を調整するように構成されたキャパシタと、キャパシタの他端に接続され、制御信号に基づき所定の電流値の定電流を用いてキャパシタを充電するブースト回路と、ブースト回路の充電動作を停止させるスイッチとを備える。キャパシタは、メモリセルアレイの直下に設けられる。 （もっと読む）

【課題】電荷転送効率が高い転送トランジスタを備える半導体集積回路を提供することを目的とする。
【解決手段】実施形態に係る半導体集積回路は、ゲート電極を有し、当該ゲート電極及び一の拡散層が第１配線でダイオード接続された転送トランジスタと、クロック信号が供給されるクロック信号線とを備え、前記クロック信号線の一部である第１部分クロック信号線の少なくとも一部が前記ゲート電極上に形成されていることを特徴とする。 （もっと読む）