【課題】窒化ガリウム（ＧａＮ）系のＨＥＭＴを保護するダイオード構造を備えた半導体装置とその製造方法を提供する。
【解決手段】基板１０のうちＧａＮ層１３に２次元電子ガスが生成される領域が活性層領域４０とされ、基板１０のうち活性層領域４０を除いた領域にイオン注入が施されていることにより活性層領域４０とは電気的に分離された領域が素子分離領域５０とされている。そして、ダイオード６０は素子分離領域５０の層間絶縁膜２０の上に配置されている。このように、基板１０のうちＨＥＭＴが動作する活性層領域４０とは異なる素子分離領域５０を設けているので、１つの基板１０にＧａＮ−ＨＥＭＴとダイオード６０の両方を備えた構造とすることができる。 （もっと読む）

【課題】レベル変換回路のレイアウト面積の縮小を図る。
【解決手段】半導体集積回路装置（１０）は、レベル変換回路（１４）と、Ｄ／Ａ変換回路（１２）とを備える。このとき、パラレル形式のデジタル信号をシリアル形式に変換して上記レベル変換回路に供給するためのパラレル・シリアル変換回路（１５）と、上記レベル変換回路の出力をパラレル形式のデジタル信号に変換して上記Ｄ／Ａ変換回路に供給するためのシリアル・パラレル変換回路（１３）とを設ける。上記レベル変換回路は、シリアル形式のデジタル信号に対応するレベル変換機能を備えていれば良く、パラレル形式のデジタル信号に対応させる場合に比べて、レベル変換回路のレイアウト面積を縮小することができる。 （もっと読む）

【課題】全ての入力端子に対してアナログ電流検出回路を設けなくても、入力端子に入力される信号にもとづくデバイスの誤動作やデバイスの故障を防止することができるようにする。
【解決手段】入力保護回路２は、入力回路１１と電流供給源１２との間に設けられているスイッチ回路２１と、入力信号１１における所定時間内の論理レベルの変化を検出するレベル変化検出回路２２と、レベル変化検出回路２２が検出した論理レベルの変化回数を計数し、計数値が所定のしきい値を越えているか否か判定するレベル変化判定回路２３と、レベル変化判定回路２３が上記の所定時間よりも長い所定期間において計数値が所定のしきい値を越えていると判定した回数が、所定回数を越えているか否か判定し、所定回数を越えていると判定した場合にスイッチ回路２１を遮断状態に設定する異常判定回路２４とを含む。 （もっと読む）

【課題】同一パッケージ内に複数の半導体チップが搭載された半導体装置において、一部の半導体チップに対する電源供給を、その内部回路を保護しつつ停止することができる、半導体装置の電源供給方法、半導体装置の制御方法、半導体装置及び半導体チップを提供すること。
【解決手段】本発明は、通常時に動作モードが入力側に設定される双方向端子２１を有する半導体チップ１と、半導体チップ１と同一パッケージ内に搭載される半導体チップ２と、に電源を供給する。そして、双方向端子２１の動作モードを入力側から出力側に切り替える。次いで、半導体チップ１から半導体チップ２にＬｏｗ信号を出力する。続いて、半導体チップ２の電源供給を停止する。 （もっと読む）

【課題】 半導体集積回路装置の特性を保持或いは高めると共に小型化を図る。
【解決手段】 主面および前記主面とは反対側の裏面を有し、第１辺を含む平面形状が矩形状の半導体基板と、前記主面上に形成された複数のボンディングパッドと、前記主面上に形成された内部回路形成部と、前記第１辺と前記内部回路形成部との間に配置されており、前記内部回路形成部に電位を供給する内部回路用電源配線と、前記第１辺と前記内部回路用電源配線との間に配置されており、前記複数のボンディングパッドと電気的に接続され、トランジスタを備えた複数のセルと、前記複数のセル上に配置され、前記複数のセルに電位を供給するセル用電源配線と、を有し、前記複数のセルは、外部からの入出力信号を送受信する回路を含む入出力セルを有し、前記複数のボンディングパッドのそれぞれは、前記入出力セルと平面的に重なるように配置されている。 （もっと読む）

【課題】固体撮像装置の垂直転送期間で発生するアンダーシュートによる保護回路のブレークダウンを防止する。
【解決手段】垂直転送及び水平転送を行う固体撮像装置５０には、転送クロック信号が入力される入力端子と撮像部４０の間に保護回路２及び保護回路３が設けられる。保護回路２及び保護回路３には、Ｐｃｈ ＭＯＳトランジスタＰＭＴ１が設けられる。Ｐｃｈ ＭＯＳトランジスタＰＭＴ１は、ソースが高電位側電源Ｖｄｄに接続され、ゲートがソースに接続され、ドレインが撮像部４０側（内部回路）と入力端子に接続される。 （もっと読む）

【課題】電気特性の制御された酸化物半導体層を用いて作製された抵抗素子及び薄膜トランジスタを利用した論理回路、並びに該論理回路を利用した半導体装置を提供する。
【解決手段】抵抗素子３５４に適用される酸化物半導体層９０５上にシラン（ＳｉＨ_４）及びアンモニア（ＮＨ_３）などの水素化合物を含むガスを用いたプラズマＣＶＤ法によって形成された窒化シリコン層９１０が直接接するように設けられ、且つ薄膜トランジスタ３５５に適用される酸化物半導体層９０６には、バリア層として機能する酸化シリコン層９０９を介して、窒化シリコン層９１０が設けられる。そのため、酸化物半導体層９０５には、酸化物半導体層９０６よりも高濃度に水素が導入される。結果として、抵抗素子３５４に適用される酸化物半導体層９０５の抵抗値が、薄膜トランジスタ３５５に適用される酸化物半導体層９０６の抵抗値よりも低くなる。 （もっと読む）

【課題】ＳＯＩ基板における容量結合を減少した集積回路を提供する。
【解決手段】底部半導体層と同じ導電型のドーパントを含む第１のドープされた半導体領域１８及び反対導電型のドーパントを含む第２のドープされた半導体領域２８がＳＯＩ基板の埋め込み絶縁層２０の直下に形成される。第１のドープされた半導体領域１８及び第２のドープされた半導体領域２８は、共にグランド電位に接続されるか、又は底部半導体層への少数キャリアの順方向バイアス注入に基づく過剰な電流を生じるには不十分は電圧、即ち、０．６Ｖ乃至０．８Ｖを越えない電位差を保って底部半導体層に対して順方向バイアスされる。上部半導体の半導体装置内の電気信号により誘起される電荷層内の電荷は第１及び第２のドープされた半導体領域に接続されている電気的コンタクトを介して引き出され、これにより半導体装置内の高調波信号を減少させる。 （もっと読む）

【課題】従来の電力スイッチ回路では、パワーＭＯＳトランジスタのゲート端子の電圧を精度良く制御することができなかった。
【解決手段】本発明の電力スイッチ回路は、第１の電源端子Ｖｃｃと出力端子ＯＵＴとの間に接続され、負荷２を駆動する出力トランジスタ１１と、出力トランジスタ１１の異常状態を検出する異常検出回路１５と、ウェル領域上に形成される拡散層によって抵抗成分を発生し、入力端子ＩＮと出力トランジスタ１１の制御端子との間に設けられる抵抗素子１２と、異常検出回路１５による検出結果に基づきウェル領域に出力端子ＯＵＴの電圧と第２の電源端子ＧＮＤの電圧とのいずれの電圧を供給するかを切り替えるウェル電位切替回路１４と、を有するものである。 （もっと読む）

【課題】 チップサイズを大きくせずに、大きなサージに耐えうる保護ダイオードを備えた半導体装置を提供する。
【解決手段】 ウエーハと導電型が逆になるような不純物領域８を裏面に複数作製し、ウエーハ表面に作られる内部回路の接地電極２が保護ダイオードのアノード、裏面電極４、５が前記保護ダイオードのカソードとなるように、チップをパッケージする際に前記内部回路の入力端子１と出力端子３をそれぞれ前記裏面電極４、５に結線する。 （もっと読む）

【課題】終端抵抗の抵抗値を接触抵抗の影響を除いて正確に測定でき、占有面積の増大を防止できる半導体集積回路を提供する。
【解決手段】半導体集積回路は、少なくとも、第１状態ＳＴ１−１の際に、第１，第５制御信号ＥＮＰｂ，ＶＢＳを第１電圧レベルとし、前記第２，第３，第４制御信号ＥＮＮｂ，ｑｂ，ｑを第２電圧レベルとし、第２状態ＳＴ１−２の際に、前記第１乃至第４制御信号ＥＮＰｂ，ＥＮＮｂ，ｑｂ，ｑを第１電圧レベルとし、前記第５制御信号ＶＢＳを任意の電圧レベルとするように構成された制御信号発生回路４１を具備する。 （もっと読む）

【課題】電源投入順序によらず、半導体装置における入出力回路を正常に動作させるようにする。
【解決手段】電圧変換回路２により内部電源電圧ＶＤＩレベルから外部インターフェイス電源電圧ＶＤＥレベルに信号電圧レベルが変換された信号を出力する出力バッファを、外部インターフェイス電源電圧ＶＤＥの供給が開始されてから一定期間だけオフ状態にする不正出力抑止回路４Ａを設け、内部電源よりも先に外部インターフェイス電源が投入されても、不正に出力状態となることを防止できるようにする。 （もっと読む）

【課題】本発明によれば、高品質な半導体装置を提供することにある。
【解決手段】本発明による半導体装置１００は、Ｐ型ウェル９上に形成される第１Ｎチャネル型ＭＯＳトランジスタ３０及び第２Ｎチャネル型ＭＯＳトランジスタ３１と、第１Ｎ型ウェル８ｂ上に形成される第１Ｐ型拡散抵抗４１と、第２Ｎチャネル型ＭＯＳトランジスタ３１のゲートに接続され、第２Ｎチャネル型ＭＯＳトランジスタ３１の駆動動作を制御する制御回路８００とを具備する。第１Ｎチャネル型ＭＯＳトランジスタ３０のドレインは第１外部端子４０１に接続され、ソースは第２Ｎチャネル型ＭＯＳトランジスタ３１のソースとＰ型ウェル９とに電気的に接続される。第１Ｐ型拡散抵抗４１の一端５１は、第２Ｎチャネル型ＭＯＳトランジスタ３１のドレインに接続され、他端は第２外部端子４０２と第１Ｎ型ウェル８ｂとに電気的に接続される。 （もっと読む）

【課題】製造コストを増大させることなく、複数の電源パッドを有する半導体装置の小型化を実現できる技術を提供する。
【解決手段】半導体チップ１の中央部に内部回路形成部２を形成する。この内部回路形成部２の周囲を囲むように内部回路用電源配線４ａ、４ｂを形成する。そして、内部回路用電源配線４ａ、４ｂと一体的に内部回路用電源パッド８ａ、８ｂを形成する。内部回路用電源配線４ｂの外側に複数の入出力セル５を形成し、この入出力セル５の外側にある半導体チップ１の外周部に複数のパッド６を形成する。このパッド６の一部に内部回路用電源パッド７ａ、７ｂを形成する。 （もっと読む）

【課題】 高周波半導体装置において、空間伝搬による高周波信号の漏れが発生し入力部の高周波信号が出力部に悪影響を及ぼす問題がある。これを回避するために入力部と出力部を離間したり、これらの間にボンディングワイヤを固着して接地するなどの方法がとられるが何れもチップ上の入力部と出力部間に十分な離間距離を確保する必要があった。
【解決手段】 基板表面に第１素子と第２素子を設け、基板裏面に接地電位の第１電極を設ける。第１素子と第２素子間に基板を貫通する第２電極を設け、第１電極と接続する。第１素子と第２素子間で空間伝搬による高周波信号の漏れが発生しても、接地電位の第２電極によるトラップにより接地することができる。トラップのために基板表面にワイヤボンド固着領域を確保する必要がなく、チップの小型化寄与し配線レイアウトの自由度も大きくなる。 （もっと読む）

【課題】内部のＥＳＤに対する破壊耐圧を更に向上することができる半導体集積回路装置を提供する。
【解決手段】出力回路１４は、各１個のｐＭＯＳトランジスタ３１及びｎＭＯＳトランジスタ３２からなるトランジスタ対３３を複数有し、複数のトランジスタ対３３は、信号電極１５及び信号線１６の間に接続されＣＭＯＳインバータを構成する少なくとも１つのトランジスタ対３３からなる第１トランジスタ群３４と、ＣＭＯＳインバータを非構成とする残りのトランジスタ対３３からなる第２トランジスタ群３５とにグループ分けされている。第２トランジスタ群３５の各トランジスタ対３３は、ｐＭＯＳトランジスタ３１のソース、ゲート及びドレインがプラス側電源線２７に接続され、ｎＭＯＳトランジスタ３２のソース、ゲート及びドレインがマイナス側電源線２９に接続されている。 （もっと読む）

【課題】本発明は、静電気から内部回路を保護する静電保護素子及び静電保護回路に関し、静電耐量を大きくして、静電保護素子及び静電保護回路の保護特性を向上させることを課題とする。
【解決手段】半導体基板２１に設けられたＮ型埋め込み拡散層２２と、Ｎ型エピタキシャル成長層２３と、Ｐ型アイソレーション層２４と、Ｎ型カソードコンタクト層２７と、Ｐ型アノードコンタクト層２６とを備えた静電保護素子１２であって、Ｎ型カソードコンタクト層２７とＰ型アイソレーション層２４との間に、Ｎ型埋め込み拡散層２２を囲む溝２８を設け、溝２８の底面２８ＡをＮ型埋め込み拡散層２２の底面２２Ａと略面一とした。 （もっと読む）

【課題】識別コードの作り込みが簡単で低コストであって、かつ、識別コードの読み出しを簡単に行うことができる半導体チップおよびその駆動方法を提供する。
【解決手段】入出力パッドＰ０〜Ｐ４は、入力保護回路１０を介して内部回路１１に信号を入出力する。識別用ダイオード１２は、一例としての識別コード“１０１０”に応じ、入出力パッドＰ０，Ｐ２に対してそれぞれ設けられている。識別用ダイオード１２のアノードは、入出力パッドＰ０，Ｐ２にそれぞれ接続されている。識別用パッドＰ６は、各識別用ダイオード１２のカソードに共通に接続されている。識別用パッド６に接地電圧を印加した状態で、入出力パッドＰ０〜Ｐ４に対して正の電流を印加することにより、上記識別コードが電圧値として読み出される。また、識別用ダイオード１２のアノードとカソードとを逆にして接続することも可能である。 （もっと読む）

【課題】ＰＤＰ等を駆動するドライバＩＣの出力回路において、隣接端子間に形成される寄生ＮＰＮバイポーラトランジスタが自己ノイズやパネルからのノイズによって動作し、誤動作や破壊の原因になっていた。
【解決手段】端子間の分離領域１１５に０Ｖ以上の電位に固定されるＮ型拡散層１１６を設け、トランジスタのドレインをＮ型ウェル上の高濃度Ｎ型拡散層と同電位の高濃度Ｐ型拡散層１１３で形成する。これにより寄生バイポーラトランジスタのコレクタ電流を削減することができるので、通常のＣＭＯＳプロセスを用いて、チップサイズを抑制しながら隣接端子間のノイズに対する耐性を向上することができる （もっと読む）

【課題】 小さな電流能力しか持たない信号源によるスイッチ制御と保護機能を備えたパワーＭＯＳＦＥＴを備えた半導体装置を提供する。
【解決手段】 第１端子にドレインを接続し、第２端子に上記パワーＭＯＳＦＥＴのソースを接続し、上記第３端子と上記パワーＭＯＳＦＥＴのゲートの間に高抵抗手段を接続する。上記パワーＭＯＳＦＥＴに流れる電流を検出する電流検出手段の出力信号を受けて上記パワーＭＯＳＦＥＴに流れる電流を制限する電流制限回路を上記パワーＭＯＳＦＥＴのゲートと上記第２端子との間に設ける。 （もっと読む）