【課題】簡素な回路構成により、誘導成分を含む負荷への通電を制御する場合においても、電源逆接保護用半導体素子のゲート破壊を招く虞のない信頼性の高い電源逆接保護装置を提供する。
【解決手段】直流電源１０と、グロープラグ１８への通電を制御する通電制御用半導体素子１４と、過電流保護回路１６１とグロープラグ１８と電源１０、及び／又は、通電制御用半導体素子１４とを繋ぐ配線１７の寄生インダクタンスＬを誘導成分として含み、電源逆接保護用半導体素子１１として、Ｐ-チャンネルパワーＭＯＳＦＥＴを通電制御用半導体素子１４の上流側に配設すると共に、所定の抵抗値Ｒ_Ｇを有するゲート抵抗１３を介して、Ｐ-チャンネルパワーＭＯＳＦＥＴ１１のゲートＧ_１１を接地せしめる。 （もっと読む）

【課題】 バッテリが逆接続されたときに、大電流が流れて破壊することを防止させることのできるＣＤＭのＥＳＤ保護回路の提供。
【解決手段】ＣＤＭ用のＥＳＤ保護回路のＯＦＦトランジスタ１１、１３に直列に、寄生ダイオードが、前記ＯＦＦトランジスタと逆向きになるようにトランジスタ素子を挿入する回路構成とすることで、上記課題を解決した。 （もっと読む）

【課題】１列に直列接続された各発光ダイオード（LED）素子の各々にそれぞれ１つのアンチヒューズ素子が並列接続されているLEDユニットにおいて、電源を誤って逆方向に接続した場合にも、LEDユニットを保護する一方向性アンチヒューズ素子を提供する。
【解決手段】１はカソード電極端子Ｋに接続されたカソード電極層、２はｐ型不純物層２１及びｎ型不純物層２２よりなる半導体層、３は絶縁層、４はボンディングワイヤ５によってアノード電極端子Ａに接続されたアノード電極層、６は封止樹脂層である。カソード電極端子Ｋとアノード電極端子Ａとの間に順方向電圧が印加された場合のみ、一方向性アンチヒューズ素子はアンチヒューズとして作用する。カソード電極端子Ｋとアノード電極端子Ａとの間に逆方向電圧が印加された場合には、一方向性アンチヒューズ素子はアンチヒューズとして作用しない。 （もっと読む）

【課題】電源レギュレータの出力トランジスタに継続的に過電流が流れることを防止することのできる半導体集積回路を提供する。
【解決手段】実施形態の半導体集積回路は、シリーズレギュレータ型の電源レギュレータ１００を有しており、モニター部１が、電源レギュレータ１００の出力電流をモニターし、過電流検知部２が、モニター部１から出力されるモニター電流が基準値を超えたときに過電流検知信号ＤＴを出力し、保持部３が、過電流検知信号ＤＴの信号値を保持した遮断制御信号ＣＴを出力し、遮断制御部４が、保持部３から出力される遮断制御信号ＣＴによって電源レギュレータ１００の出力トランジスタＭＰ１を導通状態から遮断状態へと制御する。 （もっと読む）

【課題】センサスイッチング素子のセンサ電極とゲート電極の間のESD等の過電圧に対する対策を講じながらも、ゲート駆動損失の増加が防止された半導体装置を提供すること。
【解決手段】メインスイッチング素子領域２６のメイン電極２４と、センサスイッチン
グ素子領域２７のセンサ電極２５と、メイン電極２４とセンサ電極２５の間に形成されて
おり、メイン電極２４とセンサ電極２５の間に所定の電位差が形成されたときに両者間を
導通する保護素子３０を備えていることを特徴とする半導体装置１０。 （もっと読む）

【課題】低コストで、端子を保護できる集積回路装置及び電子機器等を提供する。
【解決手段】集積回路装置は、Ｉ／Ｏ回路６０と、Ｉ／Ｏ回路６０の入力又は出力と電気的に接続される端子ＴＭ１と、端子ＴＭ１と所与のクランプ電圧が供給される電源線との間に電流を流して端子ＴＭ１の電圧を変化させるクランプ回路６４と、端子ＴＭ１の電圧を検出する電圧検出部６２と、電圧検出部６２による検出結果に基づいて、クランプ回路６４に流れる電流を制御するクランプ制御部６６とを含む。 （もっと読む）

集積半導体構成体を有する保護素子と、この保護素子の製造方法が記載される。この保護素子は、少なくも１つのショットキーダイオード（Ｓ）と少なくとも１つのツェナーダイオード（Ｚ）とを有し、電流供給部と電子回路との間に接続される。ここでは前記ショットキーダイオード（Ｓ）のアノードが電流供給部と接続されており、前記ショットキーダイオード（Ｓ）のカソードが電子回路および前記ツェナーダイオードのカソードと接続されており、該ツェナーダイオードのアノードがアースと接続されている。ショットキーダイオード（Ｓ）は、トレンチ・ＭＯＳ・バリア・ジャンクション・ダイオードまたはトレンチ・ＭＯＳ・バリア・ショットキーダイオード（ＴＭＢＳダイオード）またはトレンチ・ジャンクション・バリア・ショットキーダイオード（ＴＪＢＳダイオード）であり、少なくとも１つのトレンチ・ＭＯＳ・バリア・ショットキーダイオードと、ツェナーダイオード（Ｚ）のアノードとして用いられるｐドープ基板とを有する集積半導体構成体を含む。
（もっと読む）

【課題】低コストで、端子を保護できる集積回路装置、電子機器及び集積回路装置の端子保護方法等を提供する。
【解決手段】集積回路装置は、Ｉ／Ｏ回路と、Ｉ／Ｏ回路の入力又は出力と電気的に接続される端子と、前記端子と所与のクランプ電圧が供給される電源線との間に電流を流して端子の電圧を変化させるクランプ回路と、端子の電圧を検出する電圧検出部と、電圧検出部による検出結果に基づいて、クランプ回路に流れる電流を制御するクランプ制御部とを含み、クランプ制御部が、保護制御信号が第１のレベルのとき、端子の電圧が所与の閾値電圧以上であることを条件に、端子と前記電源線との間に電流が流れるように前記クランプ回路を制御すると共に、保護制御信号が第２のレベルのとき、端子と電源線との間に電流が流れないようにクランプ回路を制御する。 （もっと読む）

【課題】半導体装置の故障に繋がるような特性劣化を検出することができる半導体装置、及び半導体装置の特性劣化検出方法を提供することである。
【解決手段】本発明にかかる半導体装置（ＩＰＤ）１は、ＩＰＤ１の初期特性値に基づき定められた設定値を記憶する設定値記憶部３と、所定のタイミングにおけるＩＰＤ１の特性値と設定値記憶部３に記憶された設定値とに基づき、ＩＰＤ１の特性劣化を検出する検出回路４と、を備える。また、本発明にかかる半導体装置（ＩＰＤ）１の特性劣化検出方法は、初期特性値に基づき定められた設定値を記憶し、所定のタイミングにおけるＩＰＤ１の特性値と記憶された設定値とに基づき、ＩＰＤ１の特性劣化を検出する。 （もっと読む）

【課題】ＥＳＤ耐性に優れ、保護素子の新たな作製を要さない半導体装置を提供する。
【解決手段】この発明にかかる半導体装置は、主電流を制御するゲート端子２２に接続されたゲート電極と、主電流を流すドレイン端子２１に接続されたドレイン電極と、主電流を流すソース端子２３に接続されたソース電極とを有する主ＭＯＳＦＥＴ素子３１と、ゲート端子２２に接続されたゲート電極と、ドレイン端子２１に接続されたドレイン電極と、電流検出用のセンスソース端子２４に接続されたソース電極とを有するセンスＭＯＳＦＥＴ素子３２と、ソース端子２３に接続されたゲート電極と、ドレイン端子２１に接続されたドレイン電極と、センスソース端子２４に接続されたソース電極およびボディ電極とを有するＥＳＤ保護素子Ａ３３と、ゲート端子２２に接続されたカソード電極と、センスソース端子２４に接続されたアノード電極とを有するＥＳＤ保護素子Ｄ４１とを備える。 （もっと読む）

【課題】逆接保護機能を有する半導体装置の実装面積を縮小する。
【解決手段】半導体装置５０には逆接保護回路１と信号処理部２が設けられる。逆接保護回路１には制御部３、逆接保護ダイオードＤ１、及びＰｃｈパワーＭＯＳトランジスタＰＭＴ１が設けられる。逆接保護ダイオードＤ１はＰｃｈパワーＭＯＳトランジスタＰＭＴ１の寄生ダイオードである。ＰｃｈパワーＭＯＳトランジスタＰＭＴ１はドレインがノードＮ１に接続され、ソースがノードＮ２に接続され、ゲートに制御部３から出力される信号が入力される。制御部３は電源１１、電流源１２、コンパレータＣＭＰ１、抵抗Ｒ１、及びスイッチＳＷ１が設けられ、ＰｃｈパワーＭＯＳトランジスタＰＭＴ１のオン・オフ動作を制御する。ＰｃｈパワーＭＯＳトランジスタＰＭＴ１は電源３０の瞬停時や逆接続時にオフし、電源３０が正常にセットされたときにオンする。 （もっと読む）

【課題】電源端子、接地端子、出力端子の３端子の中で、任意の２つの端子の間に逆電圧が印加された場合に、過大電流によるＩＣの破壊を防止する。
【解決手段】Ｐチャネル型ＭＯＳトランジスタＱ２とＮチャネル型ＭＯＳトランジスタＱ１とが直列接続されて第１のインバータを形成する。Ｐチャネル型ＭＯＳトランジスタＱ４とＮチャネル型ＭＯＳトランジスタＱ３とが直列接続されて第１のインバータを形成する。そして、Ｐチャネル型ＭＯＳトランジスタＱ２，Ｑ４のバックゲートに接続された逆電圧保護用のＰチャネル型ＭＯＳトランジスタＱ６を設ける。また、Ｎチャネル型ＭＯＳトランジスタＱ１，Ｑ３のバックゲートに接続された逆電圧保護用のＮチャネル型ＭＯＳトランジスタＱ５を設ける。 （もっと読む）

【課題】逆方向電流を阻止する機能を有するIGFETの逆方向耐圧の向上が要求されている。
【解決手段】スイッチング装置（１０）は、逆方向電流を阻止するショットキダイオードＤ３を内蔵する主IGFET（１１）と、保護スイッチ手段（１２）と、保護スイッチ制御手段（１３）とを有する。保護スイッチ手段（１２）は主IGFET（１１）のドレイン電極Ｄとゲート電極Ｇとの間に接続されている。保護スイッチ制御手段（１３）は、主IGFET（１１）に逆方向電圧が印加された時に保護スイッチ手段（１２）をオンにする。これにより、主IGFET（１１）が逆方向電圧から保護される。 （もっと読む）

【課題】電源が逆接続された場合に、トランジスタに流れる電流を確実に阻止して、電源の逆接続からトランジスタを確実に保護することが可能な半導体装置などの提供。
【解決手段】この発明は、出力回路５と、この出力回路５を保護するスイッチング素子Ｔ５、Ｔ８とを備え、これらを同一半導体基板に設けるようにした。スイッチング素子Ｔ８は、ゲートが第１電源端子１に接続され、ソースがトランジスタＴ６のソースと接続され、ドレインがトランジスタＴ６の基板端子と接続され、電源端子１、２に与えられる電源電圧の大小関係が正常な場合には導通し、異常な場合には非導通となる。スイッチング素子Ｔ５は、ゲートが電源端子１に接続され、ソースが電源端子２に接続され、ドレインがトランジスタＴ６、Ｔ７のゲートと接続され、電源端子１、２に与えられる電源電圧の大小関係が正常な場合には非導通となり、異常な場合には導通する。 （もっと読む）

【課題】 半導体集積回路においてコストの増大を伴うことなく外部端子の異常状態（出力短絡状態および入力開放状態）を検出する技術を提供する。
【解決手段】 半導体集積回路（ＭＣＵ）は、複数の入出力回路（ＩＯ１〜ＩＯ４）、監視対象指定回路（ＤＰＳＥＬ）および異常検出回路（ＰＣＤＥＴ）を備える。複数の入出力回路（ＩＯ１〜ＩＯ４）は、複数の外部端子（Ｐ１〜Ｐ４）に対応して設けられる。監視対象指定回路（ＤＰＳＥＬ）は、複数の外部端子（Ｐ１〜Ｐ４）の中から監視対象外部端子を可変指定する。異常検出回路（ＰＣＤＥＴ）は、監視対象外部端子に対応する入出力回路が出力回路として機能している場合に監視対象外部端子の出力短絡状態を検出し、監視対象外部端子に対応する入出力回路が入力回路として機能している場合に監視対象外部端子の入力開放状態を検出する。 （もっと読む）

【課題】 より正確に過電流を検出できるボルテージレギュレータの過電流保護回路を提供する。
【解決手段】 出力トランジスタ１０及びＮＭＯＳ５４のドレイン電流が瞬間的に遮断されても、抵抗Ｒ１によってＮＭＯＳ５４〜５５が遮断領域で動作せずに線形領域または飽和領域で動作し続けるので、ＮＭＯＳ５４〜５５が遮断領域に移行した後に線形領域または飽和領域に復帰するという動作がなくなる。よって、過電流保護回路５０は、高速で動作できるので、より正確に過電流を検出できる。 （もっと読む）

【目的】通常動作時の悪影響を最小限にしつつ、異常電圧が電源端子や外部信号端子に印加された場合の破壊防止をなし得る半導体集積回路を提供する。
【構成】本発明はＣＭＯＳ構造を含む半導体集積回路であり、ＣＭＯＳ構造をなす一対のＣＭＯＳトランジスタを取り囲むガードコンタクトと電源供給端子との間に電源制限抵抗が挿入される。 （もっと読む）

【課題】直流電源が逆極性で電源端子に接続された場合に貫通電流を阻止するための逆流阻止回路を内蔵した半導体集積回路において、内部回路の基準電位におけるノイズ特性を改善する。
【解決手段】この半導体集積回路は、Ｐ型の半導体基板と、直流電源が接続される第１の電源端子及び第２の電源端子と、第１の電源端子から第１の電位が供給されると共に半導体基板に接続された基準ノードから第２の電位が供給されて動作する内部回路と、一端が第１の電源端子に接続された抵抗と、半導体基板のＮウエル内に設けられたＰ型領域内に形成されて第２の電源端子と基準ノードとの間に接続されたソース・ドレイン、及び、抵抗の他端に接続されたゲートを有するＮチャネルトランジスタであって、直流電源が正常に接続されたときにオン状態となり、直流電源が逆極性で接続されたときにオフ状態となるトランジスタとを具備する。 （もっと読む）

【課題】出力端の短絡などにより出力トランジスタに大電流が流れても、かかる状態を速やかに解消し、回路保護を図ることを可能とする。
【解決手段】
電源とグランドとの間に２つの出力トランジスタ１１，１２がプッシュプル動作するよう設けられる一方、出力トランジスタ１１，１２のベース電流が所定値以上となったことを検出する電流モニタ回路３と、電流モニタ回路３の出力により発振動作を行う発振回路４とが設けられ、電流モニタ回路３により出力トランジスタ１１，１２のベース電流が所定値以上であることが検出されると、発振回路４が動作開始し、増幅回路２へ電流供給を行う電流源５の動作が停止せしめられ、出力トランジスタ１１，１２も動作停止とされて、出力トランジスタ１１，１２の大電流が遮断されるようになっている。 （もっと読む）

【課題】本発明は、パワーＯＮリセット入力端子の隣りにノンコネクション端子又はプラス側電源端子を設け、短絡によるＩＣのリセットを防止することを目的とする。
【解決手段】本発明によるＩＣの端子構造は、ＩＣ(1)の電源投入時のパワーＯＮリセット信号が入力されるパワーＯＮリセット入力端子(3)の隣りの端子(4,5)をノンコネクション端子又はプラス側電源端子とする構成である。 （もっと読む）