【課題】ソース／ドレイン拡張とフロントゲート（front gate）に自己整合させたバックゲートを含む、ＦＤ型ＳＯＩ−ＣＭＯＳデバイスの製造方法に関する。
【解決手段】
ＳＯＩ−ＣＭＯＳ技術は、ポリシリコン、即ちポリＳｉバックゲートは、フロントゲート・デバイスの閾値電圧を制御するために使用され、ｎＭＯＳ及びｐＭＯＳバックゲートは、互いに独立に、及びフロントゲートと独立に、スイッチされる。
特に、バックゲートが、デバイスのフロントゲート及びソース／ドレイン拡張に自己整合されたバックゲートＦＤ型ＣＭＯＳデバイスの製造方法を提供する。バックゲートＦＤ型ＣＭＯＳデバイスは、ＳＩＭＯＸ又は結合ＳＯＩ−ウエハ、ウエハボンディングと薄膜化、ポリＳｉエッチング、ＬＰ−ＣＶＤ、機械化学研磨（ＣＭＰ）を用いて製造される。 （もっと読む）

垂直方向の半導体装置は、電気装置そして／または相互接続を含む分離して作られた基板に付加される。多くの垂直方向の半導体装置は物理的に互いに分離され、そして同一半導体本体又は半導体基板内には配置されない。多くの垂直方向の半導体装置は取り付けられた後に個別のドープされたスタック構造を生成するため、エッチングされた数個のドーピングされた半導体領域を含む薄い層として分離して作られた基板へ付加される。あるいは多くの垂直方向の半導体装置が分離して作られた基板に取り付けるのに先立ち製作される。ドープされたスタック構造は、ダイオードキャパシタ、ｎ‐ＭＯＳＦＥＴ、ｐ‐ＭＯＳＦＥＴ、バイポーラトランジスタ、及び浮遊ゲートトランジスタのベースを形成する。強誘電体メモリー装置、強磁性体メモリー装置、カルコゲニド位相変更装置が分離して作られた基板と連結して使用するために、堆積可能なアッド‐オン層に形成される。堆積可能なアッド‐オン層は相互接続ラインを含む。

（もっと読む）

異種金属により形成されるデュアルメタルゲートを備えるＭＯＳトランジスタ（１０）を形成する方法を提供する。ＨｆＯ_２のようなゲート誘電体（３４）を半導体基板（３１）の上に堆積させる。次に、犠牲層（３５）をゲート誘電体（３４）を覆うように堆積させる。犠牲層（３５）をパターニングして、基板（３１）の第１領域（３２）（例えばｐＭＯＳ）の上のゲート誘電体（３４）が露出し、かつ基板（３１）の第２領域（３３）（例えばｎＭＯＳ）の上のゲート誘電体（３４）が犠牲層（３５）によって保護されたままになるようにする。第１ゲート導体材料（５１）を残りの犠牲領域（３５）の上に、かつ露出したゲート誘電体（３４）の上に堆積させる。基板（３１）の第２領域（３３）の上の第１ゲート導体材料（５１）がエッチングにより全て除去されるように第１ゲート導体材料（５１）をパターニングする。第１ゲート導体材料（５１）を取り除く際に、第２領域（３３）上の犠牲層（３５）は、下層の誘電体材料（３４）にダメージが加わるのを防止するように機能することができる。
（もっと読む）