【課題】低消費電力化及び回路面積の削減を図れるようにした半導体装置を提供する。
【解決手段】実施形態に係る半導体装置は、電源端子と接地端子の間に接続されたＭＯＳトランジスタと、ＭＯＳトランジスタのドレインとゲートの間に接続された第１のダイオードと、ＭＯＳトランジスタのドレインとゲートの間に第１のダイオードと互いの順方向が逆向きに直列に接続された第２のダイオードと、ＭＯＳトランジスタのドレインとゲートの間に第１及び第２のダイオードと直列に接続されたキャパシタとを備えている。 （もっと読む）

【課題】半導体素子を保護する保護素子を備え、静電破壊が抑制され、信頼性の高い半導体装置を提供する。
【解決手段】半導体装置１は、チャネル層１０５とキャップ層１１２とを含む半導体積層体１１３と、半導体積層体１１３上に形成された下部電極２１３と上部電極２１６とを有する少なくとも１つの半導体素子１Ｘと、半導体素子１Ｘと共通の半導体積層体１１３を有し、半導体素子１Ｘを保護する少なくとも１つの保護素子１Ｙとを備えたものである。保護素子１Ｙは、キャップ層１１２を厚み方向に貫通するリセス部２２１と、リセス部２２１の底面２２１Ｂから半導体積層体１１３内に厚み方向に形成された絶縁領域２１８Ｙと、リセス部２２１を挟んで両側に形成されたキャップ層１１２に接続された一対のオーミック電極２１９、２２０とを備えたものである。 （もっと読む）

【課題】温度検出素子の温度検出素子の静電破壊に対する耐性の向上と、測定精度の向上させることができる半導体装置を提供すること
【解決手段】半導体装置１００は、温度検出素子１０と、一方の端子が温度検出素子１０の電流入力端子に接続される抵抗器１１とをそれぞれが備え、互いに並列に接続される複数の温度検出素子列１２とを備える。また、複数の温度検出素子列１２の抵抗器１１の他方の端子が接続される第１の外部端子１４を備える。 （もっと読む）

【課題】薄型化及び小型化を達成しながら、外部ストレス、及び静電気放電に耐性を有する信頼性の高い半導体装置を提供することを目的の一とする。または、作製工程においても外部ストレス、又は静電気放電に起因する形状や特性の不良を防ぎ、歩留まり良く半導体装置を作製することを目的の一とする。
【解決手段】互いに対向するように設けられた第１の絶縁体及び第２の絶縁体と、対向する第１の絶縁体と第２の絶縁体との間に設けられた半導体集積回路及びアンテナと、第１の絶縁体の一表面に設けられた導電性遮蔽体と、第２の絶縁体の一表面に設けられた導電性遮蔽体とを設け、第１の絶縁体の一表面に設けられた導電性遮蔽体と、第２の絶縁体の一表面に設けられた導電性遮蔽体を電気的に接続する。 （もっと読む）

【課題】通常の入力信号の伝達に影響を与えることなく静電気保護を行う。
【解決手段】入力端子Ｉｎと、接地端子ＧＮＤと、これら端子間にゲートおよびソースを接続するＮｃｈトランジスタＮ１と、これら端子間を接続する静電気保護素子１０ａと、ＮｃｈトランジスタＮ１のドレインとゲート間を接続する静電気保護素子２０と、を備える。ここで、入力端子Ｉｎに静電気放電による電圧Ｖ_ＥＳＤが印加された場合、静電気保護素子１０ａによって吸収できない放電電流Ｉｄが静電気保護素子２０およびオンとなったＮｃｈトランジスタＮ１のドレイン・ソース間の寄生抵抗（Ｒｅｘ２、Ｒｃｈ、Ｒｅｘ１）を介して接地端子ＧＮＤに流れる。寄生抵抗Ｒｅｘ１に放電電流Ｉｄが流れることで、ＮｃｈトランジスタのＢ点の電位が上昇し、ゲート絶縁膜間電圧Ｖ_{ｓｔｒｅｓｓ}の最大値が電圧Ｖ_ＥＳＤに比べて減少する。 （もっと読む）

【課題】小型で静電耐量の高い静電破壊保護回路を提供すること。
【解決手段】本静電破壊保護回路は、入力端子、出力端子、入出力端子の何れかの端子であるＰＡＤ１０と電源端子Ｖｄｄ，Ｖｓｓとの間に寄生抵抗Ｒ２１，Ｒ２２を介して第１のダイオード２１，２２を接続し、ＰＡＤ１０を介して印加された静電気を第１のダイオード２１，２２を介して電源端子Ｖｄｄ，Ｖｓｓへ流す１次静電破壊保護回路３１と、ＰＡＤ１０と電源端子Ｖｄｄ，Ｖｓｓとの間に更に寄生抵抗Ｒ２３，Ｒ２４を介して第２のダイオード２３，２４を接続した２次静電破壊保護回路３２とを備えて成り、２次静電破壊保護回路３２の寄生抵抗Ｒ２３，Ｒ２４が、１次静電破壊保護回路３１の寄生抵抗Ｒ２１，Ｒ２２より小さくされている。 （もっと読む）

【課題】スイッチング回路の構成に好適な半導体装置で、高速スイッチングが可能な横型ＭＯＳトランジスタが形成されてなる半導体装置であって、スイッチング損失とサージ電圧（ノイズ）の両者を同時に抑制できる、小型で安価な半導体装置を提供する。
【解決手段】半導体基板の表層部に、横型ＭＯＳトランジスタＬＴａ、ツェナーダイオードＺＤａおよび容量素子Ｃａが形成されてなる半導体装置であって、ツェナーダイオードＺＤａと容量素Ｃａが、横型ＭＯＳトランジスＬＴａのドレインＤとゲートＧの間に直列接続されてなる半導体装置１０１とする。 （もっと読む）

【課題】 ヒューズの切断面で発生する静電気放電から回路を保護する半導体集積回路を構築する。
【解決手段】 Ｎ＋拡散層２０９とＰ型の半導体基板２０１とで、ダイオードが形成される。Ｎウェル２０６内には、Ｐ＋拡散層２１１とＮ＋拡散層２１０とでダイオード２０７が形成される。Ｎ＋拡散層２１０は、電源配線２０８と接続される。ヒューズ２０４は、Ｎ＋拡散層２０９およびＰ＋拡散層２１１と接続される。 （もっと読む）

本発明は、ＭＯＳＦＥＴ装置（１０）を提供し、このＭＯＳＦＥＴ装置（１０）は、ボディダイオード構造（２２）を有し、またこのボディダイオード構造（２２）に関連する逆回復過渡信号を減少させるために、このボディダイオード構造（２２）の逆回復中にそのＭＯＳＦＥＴ（１２）のゲートに選択的に印加されるバイアス電圧を供給するように構成されるバイアス手段を供給され、このバイアス手段は、その装置（１０）のゲートパス内に配置されるダイオード素子（１６）を有する。
（もっと読む）