【課題】基本の回路要素の基本タイルの間の配線状態を設定する複数のプログラマブル配線スイッチが不揮発性記憶素子で構成される再構成可能集積回路を提供する。
【解決手段】再構成可能集積回路は、複数の入力端子と出力端子を備えるマルチプレクサ型のプログラマブル配線スイッチを構成する複数の不揮発性記憶素子を備える。入力端子から出力端子への信号電圧の伝搬経路にスイッチ機能を有する電界効果トランジスタ構造の不揮発性記憶素子が配置されており、不揮発性記憶素子が入力端子からの信号電圧を選択的に出力端子に伝搬するマルチプレクサ型のプログラマブル配線スイッチを構成するため、不揮発性記憶素子に対して導通状態もしくは非導通状態とする結線情報を記憶する書き込み動作、結線情報を消去する消去動作と、不揮発性記憶素子の導通状態もしくは非導通状態を確認する読み出し動作を直接行う制御回路を備える。 （もっと読む）

【課題】イオン伝導層を用いたイオン伝導素子をより高速に動作させる。
【解決手段】第１電極１０１と、第２電極１０２と、第１電極１０１および第２電極１０２の間に配置されたイオン伝導層１０３とを備えるイオン伝導素子と、このイオン伝導素子に、正電圧の印加および負電圧の印加を行うことでイオン伝導素子の動作を制御する両極動作制御部１０４と、第１電極１０１に、異なる電圧の負電圧を印加することでイオン伝導素子の動作を制御する単極動作制御部１０５とを備える。 （もっと読む）

【課題】配線の複雑化なく、短時間かつ容易に、論理の再構成を行う。
【解決手段】本発明の例に関わるプログラマブル論理回路は、第１の電源ノードＮ１と出力ノードＯ１との間に接続され、磁気固着層と磁気記録層の磁化方向の相対関係に応じてコンダクタンスが変化する第１のトランジスタＳＰと、第２の電源ノードＮ２と出力ノードＯ１との間に接続され、第１のトランジスタＳＰのコンダクタンスの最大値と最小値との間の値にコンダクタンスが設定される第２のトランジスタＳＮと、第３の電源ノードＮ３と出力ノードＯ１との間に直列接続される第３のトランジスタＴ１及び抵抗素子Ｒ１とを備える。入力信号Ａ，Ｂを与え、かつ、第１及び第３の電源ノードＮ１，Ｎ２の間にスピン注入電流を流している状態で、出力ノードＯ１に出力される出力信号Ｙの検証を行う。 （もっと読む）

【課題】スペクトルに基づいて選択された外部光活動化によるチップに埋め込まれたフォトダイオードの活動化を通してヒュージング操作などの電気的な機能を実行する方法、ならびに対応する構造および回路を提供すること。
【解決手段】本発明は、集積回路への追加の回路素子に関連して、特定の強度／波長特性を有する入射光が、修復の実施を実行するようにする、すなわち歩留りまたは信頼性あるいはその両方のために欠陥回路素子を冗長回路素子に置き換え、さらに、この入射光が、パッケージ化されたチップがシステム内に配置された後にＥＳＤ保護デバイスを入力パッドから切り離すようにすることに基づく。パッケージ上の追加のピンは不要である。 （もっと読む）

【課題】装置に対する外部入力によってキャパシタの絶縁膜が破壊されない半導体装置とその製造方法を提供する。
【解決手段】
半導体装置１０の絶縁膜１７は、Ｐ型半導体領域１２上に第１易破壊領域１７ａを備え、Ｎ^＋型半導体領域１３上に第２易破壊領域１７ｂとを備える。Ｐ型半導体領域１２と第１易破壊領域１７ａとキャパシタ電極２０とは、リークパス部を構成する。Ｎ^＋型半導体領域１３と第２易破壊領域１７ｂとキャパシタ電極２０とはＭＯＳキャパシタを構成する。Ｎ型半導体基板１１には電極２２を介して電源電圧Ｖｄｄが印加されているため、外部入力があった場合ダイオードの整流作用からリークパス部を電流が流れやすくなり、プログラミング目的以外で第２易破壊領域１７ｂが破壊されるのを防ぐことができる。 （もっと読む）

【課題】 ヒューズを有する半導体チップを製造する際のＴＡＴを短縮するとともに、信頼性の高い半導体チップを提供する。
【解決手段】 第二の半導体チップ１００は、第一の論理回路１０２ａおよび第二の論理回路１０４ａを含む。第二の半導体チップ１００は、第一の論理回路１０２ａに電気的に接続された第一の端子１０８と、第二の論理回路１０４ａに電気的に接続された第二の端子１１２と、第一の端子１０８と第二の端子１１２との間に形成された被切断領域１１０とを有するヒューズ１０６と、ヒューズ１０６の第一の端子１０８および第二の端子１１２と同一のパターンを有するとともに、第一の端子１０８および第二の端子１１２に対応するパターン（第一の残存部１２０および第二の残存部１２１）が電気的に接続されていない構成のヒューズ残存部１１８と、を含む。 （もっと読む）