【課題】占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得る。
【解決手段】トンネル領域を有する半導体不揮発性メモリにおいて、トンネル領域の周囲部分は掘り下げられており、掘り下げられたドレイン領域には、空乏化電極絶縁膜を介して、トンネル領域の一部を空乏化するための電位を自由に与えることが可能な空乏化電極を配置する。 （もっと読む）

【課題】 占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得ることを目的とする。
【解決手段】 ドレイン領域内のトンネル領域と微細穴に埋め込まれる形で形成されたフローティングゲート電極の側面との間にはトンネル絶縁膜を設け、微細穴に接するドレイン領域の表面付近には、電気的にフローティング状態である第１導電型のトンネル防止領域を設けた。 （もっと読む）

【課題】占有面積を増加することなくトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得ることを目的とする。
【解決手段】ドレイン領域内のトンネル領域には、ドレイン領域と同一の電位に固定されたドレイン領域に比べて不純物濃度の低い第２導電型の領域と、不純物濃度の低い第１導電型の領域とを形成し、不純物濃度の低い第２導電型の領域と、不純物濃度の低い第１導電型の領域のそれぞれの上面に、フローティングゲート電極への電子注入用と電子引き抜き用のトンネル絶縁膜を独立して設けた。また、データ書き換え時に印加されるストレスが偏らないように、電子引き抜き用のトンネル絶縁膜に比べて電子注入用のトンネル絶縁膜の面積を大きくあるいは厚くした。 （もっと読む）

【課題】トンネル絶縁膜にエッジ部があることによるトンネル絶縁膜の劣化を抑制して高い信頼性を持った電気的書き換え可能な半導体不揮発性メモリ装置を得る。
【解決手段】トンネル絶縁膜の上部であって、トンネル領域のエッジ部から離間した位置に、電荷受け渡し用電極を配置し、電荷受け渡し用電極とフローティングゲート電極とが、電気的に接続されるようにした。 （もっと読む）

【課題】スプリットゲート型メモリセル構造を採用し、電荷蓄積層として窒化膜を用いる不揮発性メモリを有する半導体装置において電気的特性を向上させる。
【解決手段】半導体基板1Subの主面にｎ型の半導体領域６を形成した後、その上にスプリットゲート型のメモリセルのメモリゲート電極ＭＧおよび電荷蓄積層ＣＳＬを形成する。続いて、そのメモリゲート電極ＭＧの側面にサイドウォール８を形成した後、半導体基板１Subの主面上にフォトレジストパターンＰＲ２を形成する。その後、フォトレジストパターンＰＲ２をエッチングマスクとして、半導体基板１Subの主面の一部をエッチングにより除去して窪み１３を形成する。この窪み１３の形成領域では上記ｎ型の半導体領域６が除去される。その後、その窪み１３の形成領域にメモリセル選択用のｎＭＩＳのチャネル形成用のｐ型の半導体領域を形成する。 （もっと読む）

【課題】メモリセル間の干渉を抑制できる不揮発性半導体記憶装置を提供する。
【解決手段】ＮＡＮＤ型メモリ１において、半導体基板１１の表面上に、トンネル絶縁層１２、電荷蓄積層１３、電荷ブロック層１４を設け、その上に、チャネル長方向に沿ってそれぞれ複数の制御ゲート電極１５及びセル間絶縁膜１６を交互に設ける。そして、電荷ブロック層１４におけるセル間絶縁膜１６の直下域に相当する部分１４ｂに塩素を導入し、部分１４ｂの誘電率を電荷ブロック層１４における制御ゲート電極１５の直下域に相当する部分１４ａの誘電率よりも低くする。 （もっと読む）

【課題】セルサイズのさらなる縮小を図ることができる、半導体装置を提供すること。
【解決手段】半導体層２に、トレンチ５が形成されている。半導体層２の表層部には、第１拡散領域３およびドレイン領域が形成されている。第１拡散領域３は、トレンチ５に対して所定方向の一方側に形成され、トレンチ５に隣接している。第２拡散領域６は、所定方向においてトレンチ５に対して第１拡散領域３と反対側に形成され、トレンチ５に隣接している。トレンチ５の底面および側面上には、第１絶縁膜８が形成されている。第１絶縁膜８上には、フローティングゲート１１が設けられている。フローティングゲート１１は、第１絶縁膜８を挟んで、トレンチ５の底面および側面と対向している。フローティングゲート１１上には、第２絶縁膜１２が形成されている。第２絶縁膜１２上には、コントロールゲート１３が設けられている。 （もっと読む）

【課題】選択トランジスタに隣接するメモリセルの誤書き込みを抑制する。
【解決手段】シリコン基板１１上に絶縁膜１２を介して浮遊ゲート１３と制御ゲート１５とが積層された構造を有する複数のメモリセルＭＣを直列に接続してなるメモリセル列と、このメモリセル列の両端と共通ソース線及びビットＢＬ線との間に接続された選択トランジスタＳＴ１，ＳＴ２とを備えた不揮発性半導体記憶装置において、選択トランジスタＳＴ１と、これに隣接するメモリセルＭＣ０との間のシリコン基板の表面に凹部１９が形成され、凹部１９の選択トランジスタＳＴ１側のエッジが選択トランジスタＳＴ１のメモリセルＭＣ０側の端部に接している。 （もっと読む）

【課題】ＦＬＯＴＯＸ型ＥＥＰＲＯＭにおいて、ドレイン領域の接合耐圧を低下させることなく、十分に高い書き込み電圧を印加できる構成で、かつ、セル面積が縮小されたものが望まれていた。
【解決手段】トンネルウインドウ１２を有し、トンネルウインドウ１２を介して電子の注入、引き抜きを行える整列配置された複数のフローティングゲート１１と、複数のフローティングゲート１１に個別に対応付けて設けられた複数のセレクトゲート１３と、複数のフローティングゲート１１に共有に設けられたコントロールゲート１６と、複数のフローティングゲート１１に共有に設けられたソース１７と、複数のフローティングゲート１１に共有に設けられたドレイン１８とを含む構成とする。 （もっと読む）

【課題】Ｗセル方式のＦＬＯＴＯＸ型ＥＥＰＲＯＭの設計においては、微細化のため、セルのレイアウトを工夫しなければならないという課題があった。
【解決手段】Ｗセル方式のＦＬＯＴＯＸ型ＥＥＰＲＯＭとするため、対をなす２つのフローティングゲート２５ａ，２５ｂと、２つのトンネルウインドウ３０ａ，３０ｂと、共有のソース２７と、共有のコントロールゲート２６と、セレクトゲート２９ａ，２９ｂとを設けるとともに、ドレイン２８を共有とした。
【効果】高信頼性設計、高耐圧設計が実現されたＷセル方式のＦＬＯＴＯＸ型ＥＥＰＲＯＭを実現できる。 （もっと読む）

【課題】Ｗセル方式のＦＬＯＴＯＸ型ＥＥＰＲＯＭの設計においては、微細化のため、セルのレイアウトを工夫することが必須であるという課題があった。
【解決手段】Ｗセル方式のＦＬＯＴＯＸ型ＥＥＰＲＯＭとするため、対をなす２つのフローティングゲート２５ａ，２５ｂと、２つのトンネルウインドウ３０ａ，３０ｂと、２つのソース２６ａ，２６ｂと、共有のコントロールゲート３１と、共有のセレクトゲート３２とを設けるとともに、ドレイン２７も共有とした。
【効果】高信頼性設計、高耐圧設計が実現されたＷセル方式のＦＬＯＴＯＸ型ＥＥＰＲＯＭを実現できる。 （もっと読む）

【課題】非常に薄い酸化物層の品質を改良するための方法を提供する。
【解決手段】濃くドープされたＮ＋層上の半導体本体の表面領域上にかつゲート領域の表面上に初期の酸化物層（１０４）を形成するために半導体本体をはじめに酸化させることによって、ＥＥＰＡＬ装置などのプログラマブル装置に適切な高品質のトンネル酸化膜が濃くドープされたＮ＋層上の半導体本体の表面領域上に形成され、さらにゲート酸化膜がゲート領域上に形成される。次に、濃くドープされたＮ＋層の上層の初期の酸化物層（１０４）の少なくとも一部分が取除かれる。初期の酸化膜の残りの部分の厚みを増しそれによってゲート酸化膜を形成するために、さらに濃くドープされたＮ＋層上にトンネル酸化膜を形成するために、半導体本体は酸化に適切な環境にその後さらされる。半導体本体を窒素源に導入することによって、ある濃度の窒素がゲートおよびトンネル酸化膜両方に導入される。 （もっと読む）

【課題】ＮＡＮＤ型不揮発性メモリの消去動作として、ＰウェルやＮウェルなどの基板端子を用いないで、不揮発性メモリ素子における電荷蓄積部に注入された電荷を放出する、すなわちＮＡＮＤ型不揮発性メモリのデータの消去動作する方法を提供することを課題とする。
【解決手段】ＮＡＮＤ型不揮発性メモリにおけるデータの消去方法において、不揮発性メモリ素子における電荷蓄積層に格納された電荷の放出について、ビット線、ソース線、及び制御ゲートに電位を印加することにより行う。そして、不揮発性メモリ素子における電荷蓄積層に格納された電荷の放出を、電荷を放出する不揮発性メモリ素子のソース端子、ドレイン端子、及び制御ゲートに電位を印加することにより行う。 （もっと読む）

【課題】ＥＥＰＲＯＭ及びその製造方法を提供する。
【解決手段】メモリトランジスタ領域及び選択トランジスタ領域を含む半導体基板の所定領域に活性領域を定義する素子分離膜パターンを形成し、活性領域上にトンネル領域を有するゲート絶縁膜を形成し、ゲート絶縁膜が形成された結果物上に第１導電膜を形成した後、第１導電膜をパターニングして素子分離膜パターンの上部面を露出させる開口部を形成する段階を含む。この時、開口部とこれに隣接する活性領域との間の距離を選択された開口部の下の素子分離膜パターンの幅によって変えるように形成する。 （もっと読む）

【課題】本発明は集積度を向上させた不揮発性メモリ素子を提供する。
【解決手段】本発明の不揮発性メモリ素子は、一対のメモリトランジスタと一つの選択トランジスタで構成されたメモリセルユニットで構成される。選択トランジスタは半導体基板内の活性領域に形成された一対のメモリトランジスタの間に配置される。互いに異なる２つのビットラインが一対のメモリトランジスタにそれぞれ連結される。 （もっと読む）

【課題】 センス電圧のマージンを大きくし、従来に比べてより厳しい条件下において不揮発性メモリの書き換え寿命を向上させ、更に不揮発性メモリとしての信頼性を高めることを可能とした不揮発性メモリ及びその製造方法を提供する。
【解決手段】 基板１６のアクティブ領域１０２と浮遊ゲート電極１２との間に介在するトンネル酸化膜領域１３ａを有し、このトンネル酸化膜領域１３ａはその平面視での形状が円形であり、且つその直径が０．６４μｍ以上、０．７６μｍ以下となっている。このような構成であれば、メモリセルの書き換え寿命を向上できる。 （もっと読む）

【課題】 ２層ゲート構造であって、コントロールゲート５の表面上に紫外線を透過しない膜を備える場合であっても、紫外線照射により、フローティングゲート４の電荷を平衡状態にすることができる不揮発性半導体記憶装置を提供する。
【解決手段】 例えば、２層ゲート構造のＥＥＰＲＯＭにおいて、フローティングゲート４の形状を、突出部２１を有する形状とする。そして、この突出部２１を、フィールド領域２上であって、平面レイアウトにおいて、コントロールゲート５から突きだすように配置する。このようにして、フローティングゲート４の一部（突出部の一部）２２をコントロールゲート５から露出させる。これにより、ＥＥＰＲＯＭが、コントロールゲート５の表面上に、ＷＳｉ_２膜６のような紫外線を透過しない膜を備える場合であっても、紫外線照射により、フローティングゲート４の電荷を平衡状態にすることができる。 （もっと読む）