【課題】ＭＯＮＯＳ型不揮発性メモリの信頼性を向上させる。
【解決手段】メモリセルは、選択ゲート６とその一方の側面に配置されたメモリゲート８とを有している。メモリゲート８は、一部が選択ゲート６の一方の側面に形成され、他部がメモリゲート８の下部に形成されたＯＮＯ膜７を介して選択ゲート６およびｐ型ウエル２と電気的に分離されている。選択ゲート６の側面にはサイドウォール状の酸化シリコン膜１２が形成されており、メモリゲートの側面にはサイドウォール状の酸化シリコン膜９と酸化シリコン膜１２とが形成されている。メモリゲート８の下部に形成されたＯＮＯ膜７は、酸化シリコン膜９の下部で終端し、酸化シリコン膜１２の堆積時にメモリゲート８の端部近傍の酸化シリコン膜１２中に低破壊耐圧領域が生じるのを防いでいる。 （もっと読む）

【課題】絶縁体に電荷を蓄える不揮発性メモリにおいて、データ保持特性を向上させることのできる技術を提供する。
【解決手段】メモリゲート電極ＭＧと半導体基板１との間に介在する電荷蓄積層ＣＳＬをメモリゲート電極ＭＧのゲート長または絶縁膜６ｔ，６ｂの長さよりも短く形成して、電荷蓄積層ＣＳＬとソース領域Ｓｒｍとのオーバーラップ量（Ｌｏｎｏ）を４０ｎｍ未満とする。これにより、書込み状態では、書き換えを繰り返すことによって生じるソース領域Ｓｒｍ上の電荷蓄積層ＣＳＬに蓄積される正孔が少なくなり、電荷蓄積層ＣＳＬ中に局在する電子と正孔との横方向の移動が少なくなるので、高温保持した場合のしきい値電圧の変動を小さくすることができる。また、実効チャネル長を３０ｎｍ以下にすると、しきい値電圧を決定する見かけ上の正孔が少なくなり、電荷蓄積層ＣＳＬ中での電子と正孔との結合が少なくなるので、室温保持した場合のしきい値電圧の変動を小さくすることができる。 （もっと読む）

【課題】浮遊状態の配線と洗浄水との間において高い密度で電荷が移動することに起因する配線の高抵抗化を防ぐ。
【解決手段】半導体製造装置の製造工程中において、半導体基板１Ｓなどと絶縁された浮遊状態となる銅配線である第１層配線Ｌ１の上面に、電気的に機能する接続ビアＰＬ２と電気的に機能しないダミービアＤＰ２とを接続させて形成する。これにより、第１層配線Ｌ１の上面に接続ビアＰＬ２を形成するためのビアホールを形成した後の洗浄工程中に、第１層配線Ｌ１に溜まった電荷が洗浄水中に移動する際、前記電荷をダミービアＤＰ２形成用のビアホールにも分散させることで、接続ビアＰＬ２形成用のビアホールの底部のみに前記電荷が集中することを防ぐ。 （もっと読む）

【課題】不揮発性メモリおよび容量素子を有する半導体装置の性能を向上させる。
【解決手段】同一の半導体基板１上に、不揮発性メモリのメモリセルＭＣと容量素子とが形成されている。メモリセルＭＣは、半導体基板の上部に絶縁膜３を介して形成された制御ゲート電極ＣＧと、半導体基板１の上部に形成されて制御ゲート電極ＣＧと隣合うメモリゲート電極ＭＧと、メモリゲート電極ＭＧと半導体基板１との間および制御ゲート電極ＣＧとメモリゲート電極ＭＧとの間に形成されて内部に電荷蓄積部を有する絶縁膜５とを有している。容量素子は、制御ゲート電極ＣＧと同層のシリコン膜で形成された下部電極と、絶縁膜５と同層の絶縁膜で形成された容量絶縁膜と、メモリゲート電極ＭＧと同層のシリコン膜で形成された上部電極とを有している。そして、上部電極の不純物濃度は、メモリゲート電極ＭＧの不純物濃度よりも高くなっている。 （もっと読む）

【課題】不揮発性メモリを有する半導体装置の性能を向上させる。
【解決手段】スプリットゲート型の不揮発性メモリは、半導体基板１上に絶縁膜３を介して形成された制御ゲート電極ＣＧと、半導体基板１上に電荷蓄積部を有する絶縁膜５を介して形成されたメモリゲート電極ＭＧとを有しており、メモリゲート電極ＭＧは、制御ゲート電極ＣＧの側面２２上に絶縁膜５を介してサイドウォールスペーサ状に形成されている。制御ゲート電極ＣＧは、メモリゲート電極ＭＧに絶縁膜５を介して隣接する側とは反対側の側面２１の下部２１ａが突出し、また、メモリゲート電極ＭＧに絶縁膜５を介して隣接する側の側面２２の下部２２ａが後退している。メモリゲート電極ＭＧは、制御ゲート電極ＣＧに絶縁膜５を介して隣接する側の側面２３の下部２３ａが突出している。 （もっと読む）

【課題】不揮発性メモリを形成した半導体チップを充分に縮小化することができる技術を提供する。また、不揮発性メモリの信頼性を確保することができる技術を提供する。
【解決手段】本発明のメモリセルでは、コントロールゲート電極ＣＧ上に絶縁膜ＩＦ１を介してブーストゲート電極ＢＧが形成されている。このブーストゲート電極ＢＧは、メモリゲート電極ＭＧとの間の容量カップリングにより、メモリゲート電極ＭＧに印加される電圧を昇圧する機能を有している。つまり、メモリセルの書き込み動作や消去動作の際、メモリゲート電極ＭＧに高電圧が印加されるが、本発明では、メモリゲート電極ＭＧに高電圧を印加するために、ブーストゲート電極ＢＧを使用した容量カップリングを補助的に使用する。 （もっと読む）

【課題】不揮発性半導体記憶装置の信頼性を向上できる技術を提供することにあり、特に、スプリットゲート型トランジスタのメモリゲート電極への給電を確実に行なうことができる技術を提供する。
【解決手段】給電配線ＥＳＬは、給電配線ＥＳＬの一端を終端部ＴＥ１上に配置し、かつ、給電配線ＥＳＬの他端を終端部ＴＥ２上に配置し、さらに、給電配線ＥＳＬの中央部をダミー部ＤＭＹ上に配置している。つまり、終端部ＴＥ１と終端部ＴＥ２およびダミー部ＤＭＹはほぼ同じ高さであるので、終端部ＴＥ１上からダミー部ＤＭＹ上を介して終端部ＴＥ２上に配置されている給電配線ＥＳＬの大部分は同じ高さに形成される。 （もっと読む）

【課題】ゲート絶縁膜の劣化が抑制され、また、書き込み効率の向上化が図られる半導体記憶装置を提供する。
【解決手段】素子分離領域６１によって挟まれた半導体基板１の領域に素子形成領域が形成されている。素子分離領域６１では、所定の深さのトレンチ１０にシリコン酸化膜１１が充填されている。消去ゲート電極５４は、シリコン酸化膜１１の内部に埋め込まれる態様で、素子分離領域６１内に形成されている。素子形成領域の上には、ゲート酸化膜６を介在させてフローティングゲート電極５１が形成され、さらに、その上にＯＮＯ膜１７を介在させてコントロールゲート電極５２が形成されている。隣接するフローティングゲート電極５１とフローティングゲート電極５１との間には、消去ゲート電極５４を覆うように、絶縁膜１６が形成されている。 （もっと読む）

【課題】ＭＯＮＯＳ方式のスプリットゲート型メモリセルを有する不揮発性半導体記憶装置において、半導体チップ面積の縮小を図ることのできる技術を提供する。
【解決手段】メモリゲート（ＭＧ１）、制御ゲート（ＣＧ１）、ソース拡散層（Ｓｏｕｒｃｅ１）およびドレイン拡散層（Ｄｒａｉｎ１）は、それぞれ電位を制御する制御回路に接続されており、制御回路は、メモリゲートに第１電位、制御ゲートに第２電位、ドレイン拡散層に第３電位、ソース拡散層に第４電位を供給するように動作する。ここで、スイッチトランジスタＳＷ１をＯＮ状態からＯＦＦ状態とすることによってメモリゲートをフローティング状態とした後、メモリゲートが第１電位よりも高い第５電位となるように、制御ゲートに第２電位よりも高い第６電位を供給するように制御回路を動作させることによって、メモリゲートをブーストする。 （もっと読む）

【課題】注入効率が高いソースサイドインジェクションによる電荷注入が可能で、標準的なＣＭＯＳプロセス工程内で基板上に実装可能な不揮発性半導体記憶装置を提供する。
【解決手段】第２不純物拡散領域７と第３不純物拡散領域８と第２ゲート電極１４を有する選択トランジスタ２と、第１不純物拡散領域６と第３不純物拡散領域８と第１ゲート電極１３を有するメモリトランジスタ３と、第４不純物拡散領域９に形成された第５不純物拡散領域１０と第３ゲート電極１７を有するＭＯＳキャパシタ４を備え、第１ゲート電極１３と第３ゲート電極１７を電気的に接続してフローティングゲートＦＧとし、第４不純物拡散領域９と第５不純物拡散領域１０を制御ゲートＣＧとし、第２ゲート電極１４を選択ゲートとしてメモリセル１を構成し、第３不純物拡散領域８の不純物密度を第１及び第２不純物拡散領域６、７より低く５×１０^１２ｉｏｎｓ／ｃｍ^２以下に設定する。 （もっと読む）

【課題】不揮発性メモリを有する半導体装置の製造歩留まりと性能を向上させる。
【解決手段】半導体基板１の上部に不揮発性メモリを構成する制御ゲート電極ＣＧとメモリゲート電極ＭＧが並んで配置されている。制御ゲート電極ＣＧは、ゲート絶縁膜としての絶縁膜３上に形成され、メモリゲート電極ＭＧは、酸化シリコン膜６ａ、窒化シリコン膜６ｂおよび酸化シリコン膜６ａの積層膜からなる絶縁膜６上に形成されている。制御ゲート電極ＣＧの上面には金属シリサイド層２１が形成されている。メモリゲート電極ＭＧは上面９ａが窪んでおり、メモリゲート電極ＭＧの上面９ａの少なくとも一部上は、金属シリサイド層が形成されておらず、酸化シリコン膜１０で覆われている。制御ゲート電極ＣＧおよびメモリゲート電極ＭＧの互いに対向していない側の側壁上には側壁絶縁膜１３ａ，１３ｂが形成されている。 （もっと読む）

【課題】書込み速度の向上と、かつ読出しディスターブの抑制を両立させることが可能な半導体記憶装置を提供する。
【解決手段】半導体層上に電荷蓄積膜とゲート電極１０５を形成し、ゲート電極１０５の下部に形成されたチャネル領域の両側の半導体層に２つの第１導電型の拡散領域Ａ及びＢを形成する。チャネル領域は、一方の拡散領域Ａが接する側のチャネル幅Ｗａよりも他方の拡散領域Ｂが接する側のチャネル幅Ｗｂの方が大きく形成される。記憶動作時には一方の拡散領域Ａへ他方の拡散領域Ｂよりも高い電圧を印加し、読出し時には他方の拡散領域Ｂへ一方の拡散領域Ａよりも高い電圧を印加する。 （もっと読む）

【課題】微細化が可能な消去ゲートを備える不揮発性半導体記憶装置を提供する。
【解決手段】不揮発性半導体記憶装置は、半導体基板１上に形成されたフローティングゲート３と、フローティングゲート３上に形成された消去ゲート１０と、半導体基板１表層のチャネル領域上にフローティングゲート３と並設され、フローティングゲート３及び消去ゲート１０の一方の側面に形成されたコントロールゲート２２と、フローティングゲート３及び消去ゲート１０の他方の側面に対応する位置の半導体基板１内に形成された第１拡散層１５と、第１拡散層１５に接続され、フローティングゲート３及び消去ゲート１０の側方に位置するように第１拡散層１５上に形成されたプラグ１７と、コントロールゲート２２に隣接する位置の半導体基板１内に形成された第２拡散層２３と、を備える。 （もっと読む）

【課題】消去ゲートと拡散層に接続されるプラグとの間のシリサイド・ショートの発生確率を低減させる。
【解決手段】不揮発性半導体記憶装置は、半導体基板上に形成されたフローティングゲートと、フローティングゲート上に形成された消去ゲートと、半導体基板表層のチャネル領域上にフローティングゲートと並設され、フローティングゲート及び消去ゲートの一方の側面に形成されたコントロールゲートと、フローティングゲート及び消去ゲートの他方の側面に対応する位置の半導体基板内に形成された第１拡散層と、第１拡散層に接続され、フローティングゲート及び消去ゲートの側方に位置するように第１拡散層上に形成されたプラグと、消去ゲートの上面に形成された第１シリサイド膜と、プラグの上面に形成された第２シリサイド膜と、を備え、プラグの上面の高さは、消去ゲートの上面の高さと同じ若しくはそれよりも下方に位置することを特徴とする。 （もっと読む）

【課題】スプリットゲート型ＭＯＮＯＳメモリセルにおいて、ＳＳＩ方式による書込み時のディスターブ耐性を向上させることのできる技術を提供する。
【解決手段】選択用ｎＭＩＳＱｎｃと、選択用ｎＭＩＳＱｎｃの側面に絶縁膜６ｂ、６ｔおよび電荷蓄積層ＣＳＬを介して形成されたメモリ用ｎＭＩＳＱｎｍとを含むメモリセルＭＣ１において、選択ゲート電極ＣＧのゲート長方向端部下のゲート絶縁膜４の厚さが、ゲート長方向中央部下のゲート絶縁膜４の厚さよりも厚く形成され、選択ゲート電極ＣＧと電荷蓄積層ＣＳＬとの間に位置し、かつ半導体基板１に最も近い下層の絶縁膜６ｂの厚さが、半導体基板１と電荷蓄積層ＣＳＬとの間に位置する下層の絶縁膜６ｂの厚さの１．５倍以下に形成される。 （もっと読む）

【課題】書き換え可能な不揮発性メモリトランジスタであって、書き換えの繰り返しによる閾値電圧特性の変化が抑制された信頼性の高い不揮発性メモリトランジスタを提供する。
【解決手段】第１導電型の半導体基板３１の表層部に、第２導電型のソース領域３２とドレイン領域３３が形成され、トンネル酸化膜４１を介して、半導体基板３１上でドレイン領域３３に部分的に重なるようにして、浮遊ゲート電極５１が設けられてなる書き換え可能な不揮発性メモリトランジスタ１００であって、ソース領域３２とドレイン領域３３を最短距離で結ぶ断面において、ドレイン領域３３と浮遊ゲート電極５１の重なり寸法Ｌが、０．１５μｍ以上、０．５μｍ以下、である不揮発性メモリトランジスタ１００とする。 （もっと読む）

【課題】ＭＯＮＯＳ型不揮発性メモリセルを有する半導体装置において、メモリセルに書き込まれたデータの消去残りを防いで、データの書き換え劣化を抑制することのできる技術を提供する。
【解決手段】選択ゲート電極ＣＧとメモリゲート電極ＭＧとの間のギャップ部側に多結晶シリコン膜からなる第１メモリゲート電極ＭＧ１を設け、ソース領域Ｓｒｍ側に第１メモリゲート電極ＭＧ１を構成する多結晶シリコン膜よりも不純物濃度の高い多結晶シリコン膜からなる第２メモリゲート電極ＭＧ２を設ける。これにより、データ書き込み時に、ギャップ部および第１メモリゲート電極ＭＧ１下の電荷蓄積層ＣＳＬに注入されるホットエレクトロンの注入量を第２メモリゲート電極ＭＧ２下の電荷蓄積層ＣＳＬに注入されるホットエレクトロンの注入量よりも減少させて、ギャップ部および第１メモリゲート電極ＭＧ１下の電荷蓄積層ＣＳＬにおけるデータの消去残りを防ぐ。 （もっと読む）

【課題】不揮発性メモリ構造を有する半導体装置の電気的特性を向上させる。
【解決手段】絶縁ゲート電界効果トランジスタ構成の不揮発性メモリセルＭＣ２の電荷保持層であるゲート絶縁膜２を、半導体基板１の主面から順に、シリコン酸化膜により形成された絶縁膜２Ｂ１、シリコン窒化膜により形成された絶縁膜２Ｂ２、酸素を含むシリコン窒化膜により形成された絶縁膜２Ｂ３およびシリコン酸化膜により形成された絶縁膜２Ｂ４を積層することで形成した。電荷保持層（絶縁膜２Ｂ２）への正孔の注入は、ゲート電極３側から行う。これにより、チャネルと接する界面および絶縁膜２Ｂ１に正孔を通過させることなく動作させることができるので、絶縁膜２Ｂ１の劣化による書き換え耐性および電荷保持特性の劣化を引き起こすことがなく、高効率な書き換え（書き込み・消去）特性と、安定した電荷保持特性とを実現することができる。 （もっと読む）

【課題】ＭＯＮＯＳ方式を採用するスプリットゲート型メモリセルの書き換え耐性を向上させる。
【解決手段】選択ゲート８の下端部近傍におけるボトム酸化膜９ａと窒化シリコン膜９ｂとの界面は、シリコン基板１（ｐ型ウエル３）とゲート絶縁膜７との界面と同じ高さ、もしくはそれよりも上方に位置している（ｄ≧０）。また、ゲート絶縁膜７とボトム酸化膜９ａとは、選択ゲート８の下端部近傍において、連続的に、かつ滑らかに繋がっている。この構成により、書き込み時に窒化シリコン膜９ｂに注入される電子分布の局在化が緩和され、ホットホール消去による電子の消し残りが減少する。従って、書き換えによる電子の消し残り量の増加率が抑制されると共に、消去時には、閾値電圧が所定の電圧まで下がらなくなる問題が抑制される。 （もっと読む）

【課題】パンチスルーの発生を抑制しつつ不揮発性メモリの微細化を実現する。
【解決手段】第１拡散領域（３）と、第２拡散領域（４）とを具備するスプリットゲート型のメモリセル（１）を構成する。その第１拡散領域（３）と前記第２拡散領域（４）との間には、チャネル領域（１０）を備える。その不揮発性メモリセル（１）において、前記チャネル領域（１０）は、所定の不純物濃度を有する第１チャネル領域（１３）を含むものとする。ここにおいて、前記第１チャネル領域（１３）を、前記第１拡散領域（３）および前記第２拡散領域（４）から離間する位置に設ける。 （もっと読む）