【課題】ゲート電極とチャネル層との間の障壁層に低抵抗領域を備えた構成において、ゲートリーク電流を防止することによりドレイン電流の最大値の向上を図ることが可能な半導体装置を提供する。
【解決手段】化合物半導体で構成されたチャネル層１４と、チャネル層１４上に設けられた上部障壁層１５とを備え、上部障壁層１５における表面層には、不純物を含有することにより周囲よりも低抵抗に保たれた低抵抗領域１５ｇが設けられている。また、この低抵抗領域１５ｇを挟んだ位置において上部障壁層１５に接続されたソース電極１７ｓおよびドレイン電極１７ｄを備えている。さらに、低抵抗領域１５ｇ上に設けられたゲート絶縁膜１８と、このゲート絶縁膜１８を介して低抵抗領域１５ｇ上に設けられたゲート電極１９とを備えている。 （もっと読む）

【課題】斜めイオン注入を行わなくても、外周耐圧構造を形成でき、かつ、高いドレイン耐圧が得られるようにする。
【解決手段】凹部１６の底面に形成されたＰ型領域１８と、トレンチ１３内に配置されたＰ⁺型層１５、および、凹部１７の底面に形成されたＰ型領域１９とによってＰ型リサーフ層２０を構成することで電界緩和構造とする。Ｐ型リサーフ層２０がトランジスタセル領域Ｒ１の周囲を囲むような構成とされることから、外周耐圧構造領域Ｒ２に延びる電界をさらにトランジスタセル領域Ｒ１の外周側に延ばすことが可能となり、ブレークダウン位置を凹部１７の底面におけるＮ^-型ドリフト層２にシフトできるため、電界緩和を行うことが可能となる。したがって、ドレイン耐圧を向上させることが可能となる。 （もっと読む）

【課題】耐圧特性の低下やゲートリーク電流の増加を生じることなく、低抵抗で高速動作可能なヘテロ接合電界効果型トランジスタおよびその製造方法を提供する。
【解決手段】ヘテロ接合ＦＥＴの製造方法に関し、（ａ）チャネル層３及びチャネル層３上に形成されたバリア層４を窒化物半導体層として準備する工程と、（ｂ）窒化物半導体層上に不純物拡散源としてＺｎＯ膜９を形成する工程と、（ｃ）ＺｎＯ膜９上のドレイン電極６及びソース電極５を形成すべき領域以外に酸化膜１０を形成する工程と、（ｄ）窒化物半導体層に対して熱処理を行い、酸化膜１０が形成されていない領域の下部のチャネル層３及びバリア層４に選択的に、ＺｎＯ膜９からＺｎ及びＯを拡散させる工程とを備える。 （もっと読む）

【課題】化合物半導体上のｐ型チャネルＦＥＴにおいてオン抵抗を低くすることの可能な半導体装置を提供する。
【解決手段】化合物半導体からなる基板１０上に、ｎ型チャネルＦＥＴ領域２とｐ型チャネルＦＥＴ領域３とが併設されている。ｐ型チャネルＦＥＴ領域３において、チャネル層１６の下面に接するバッファ層１５が、チャネル層１６よりも広いバンドギャップを有する第２バッファ層１５Ｂだけで構成された単層構造となっている。さらに、第２バッファ層１５Ｂは、チャネル層１６と電子走行層１３との間に設けられている。 （もっと読む）

【課題】Ｓｉ濃度が高く、結晶性のよいｎ型III 族窒化物半導体を製造すること。
【解決手段】サファイア基板１０上に、ＡｌＮからなるバッファ層をＭＯＣＶＤ法によって形成し、さらにバッファ層上にノンドープのＧａＮからなる第１層１１をＭＯＣＶＤ法によって１１４０℃で２μｍ形成した（図１（ａ））。次に、第１層１１上に、ＳｉＯ₂ からなる第２層１２を、プラズマＣＶＤ法によって２００ｎｍ形成した（図１（ｂ））。次に、ＢＨＦ（バッファードフッ酸）によって第２層１２を除去した（図１（ｃ））。次に、第２層１２が除去された第１層１１上に、ｎ型ドーパントガスを供給せずにＧａＮをＭＯＣＶＤ法によって１１４０℃で５０ｎｍ成長させた。これにより、第１層１１上には、Ｓｉが高濃度にドープされ、結晶性が良好なｎ型ＧａＮからなる第３層１３が形成された（図１（ｄ））。 （もっと読む）

【課題】本発明は、耐圧特性を維持したままアクセス抵抗を低減して高速動作が可能な窒化物半導体装置およびその製造方法を提供することを目的とする。
【解決手段】本発明による窒化物半導体装置は、窒化物半導体を用いたヘテロ接合電界効果型の半導体装置であって、基板１上に順次積層して形成されたチャネル層３およびバリア層４と、バリア層４上に離間して形成されたソース電極５およびドレイン電極６とを備え、ソース電極５およびドレイン電極６のそれぞれの下方であり、かつ、バリア層４の表面からチャネル層３の少なくとも一部までの領域に対して、不純物拡散を行うことによって不純物拡散領域２２を設け、バンドギャップを変化させることを特徴とする。 （もっと読む）

【課題】半導体基板上に閾値電圧が異なる２種類以上の電界効果トランジスタを集積した半導体装置であって、閾値電圧の制御性が良い電界効果トランジスタを集積した半導体装置とその製造方法とを提供することを目的とする。
【解決手段】閾値電圧が異なるＥ−ＦＥＴとＤ−ＦＥＴとが基板３０１上に形成された半導体装置３０であって、基板３０１と、Ｅ−ＦＥＴとＤ−ＦＥＴとのそれぞれのチャネルとして機能する、基板３０１の上層に形成されたチャネル層３０３と、チャネル層３０３の上層に形成され、チャネル層３０３に電子を供給するためにドナーとなる不純物を含む、ＡｌＧａＡｓからなる電子供給層３０５とを備え、電子供給層３０５の領域のうちＥ−ＦＥＴとＤ−ＦＥＴとの少なくとも一方の領域は、さらに、フッ素原子を含む。 （もっと読む）

【課題】ソース電極およびドレイン電極のn+層領域と２DEGチャネルとの接触抵抗を低減したヘテロ接合電界効果トランジスタを提供する。
【解決手段】基板上に設けられた電子走行層と、電子走行層の上に設けられた電子供給層と、ソース電極およびドレイン電極のそれぞれに対応して電子供給層に設けられたトレンチと、を有し、トレンチの底面が電子走行層と電子供給層の界面であるヘテロ接合から所定の距離だけ離れている構成である。 （もっと読む）

【課題】半導体ウエハ面内におけるゲート形成領域の開口部のエッチング深さを均一化して所望の閾値電圧を得ることができ、併せて歩留を向上した半導体装置及びその製造方法を提供する。
【解決手段】本発明は、半絶縁性基板上に、バッファ層と、チャネル層と、ｐ型不純物が拡散される拡散層と、前記拡散層よりもエッチングレートが大きい被エッチング層を順次エピタキシャル成長して積層するステップと、前記被エッチング層よりもエッチングレートが大きい絶縁層を前記被エッチング層上に設けるステップと、エッチングレートの違いを利用して、前記絶縁膜に開口部を設け、さらに、前記開口部を介して前記被エッチング層を選択的にエッチング除去するステップと、前記開口部から前記拡散層に前記ｐ型不純物を拡散してゲート領域を形成するステップと、を有する。 （もっと読む）

【課題】同一基板上にＥ−ＦＥＴとＤ−ＦＥＴとが集積化された半導体装置におけるソース−ドレイン間のオン抵抗の低減を目的とする。
【解決手段】同一の半導体基板１０上にＥ−ＦＥＴとＤ−ＦＥＴとが集積化された半導体装置１であって、複数のエピタキシャル層１１は、半導体基板１０側から順に、Ｅ−ＦＥＴとＤ−ＦＥＴとのゲートの閾値電圧を調整する第１の閾値調整層１１５と、最上層から当接する上層までの選択エッチングを停止させる第１のエッチング停止層１１６と、Ｄ−ＦＥＴのゲートの閾値電圧を調整する第２の閾値調整層１１７と、最上層から当接する上層までの選択エッチングを停止させる第２のエッチング停止層１１８とを備え、第１のエッチング停止層１１６および第２の閾値調整層１１７のうち少なくとも一方は、ｎ型のドーピングがなされている領域を含む。 （もっと読む）

【課題】電流コラプスの発生を抑制するとともに、ノーマリーオフ型の窒化物半導体トランジスタを実現する。
【解決手段】半導体トランジスタは、基板５０１、バッファ層５０２、第１窒化物半導体層５０３、第２窒化物半導体層５０４、ｐ型窒化物半導体層５０６、ソース電極５０８、ドレイン電極５０９およびゲート電極５１０を備えている。第２窒化物半導体層５０４のうちｐ型窒化物半導体層５０６の下に位置する部分には、ｐ型ドーパントを含むドーパント層５１１が形成されている。 （もっと読む）

【課題】ＩＭＤや高調波歪の少ないスイッチ素子を提供する。
【解決手段】シャント回路に直列挿入されたシャントＦＥＴ１Ａと、シリーズ回路に直列挿入されたシリーズＦＥＴ１Ｂとを備える。シャントＦＥＴ１Ａは、コンタクト層１７内のゲート領域３４上にゲート電極３０を有し、コンタクト層１７上のゲート電極３０の両側にソース電極３１およびドレイン電極３２を有し、ゲート領域３４の両側に一対のリセス３５を有する。シリーズＦＥＴ１Ｂは、コンタクト層１７内のリセス４０の底部に形成されたゲート領域４５上にゲート電極４１を有し、コンタクト層１７上のリセス４０の両側にソース電極４２およびドレイン電極４３を有する。 （もっと読む）

【課題】電力変換装置のスイッチング素子を小型化する。
【解決手段】同一の半導体チップ３０内に、ダイオードおよび高電子移動度トランジスタを内蔵する半導体装置であって、ダイオードが有する半導体基板２０の主面（第１主面）２０ａ上に高電子移動度トランジスタが有する化合物半導体層１０を形成し、ダイオードのアノード電極２６は、化合物半導体層１０の主面１０ａから半導体基板２０の主面２０ａのアノード領域であるｐ^＋領域２３に達するビアホール（孔）２５に埋め込まれた導電体を通じてアノード領域に電気的に接続するように構成するものである。 （もっと読む）

【課題】充電対象素子へ充電電流を効率的に供給することが可能な半導体装置を提供する。
【解決手段】充電対象素子Ｃに充電電流を供給する半導体装置であって、半導体装置は、第１導電型の半導体層１と、充電対象素子Ｃの第１電極に結合される第１ノードＮ１と、電源電圧が供給される電源電位ノードＮＬ１に結合される第２ノードＮ２とを有し、半導体層１の主表面上に形成される第２導電型の第１の半導体領域２と、電源電位ノードＮＬ１に結合される第３ノードＮ３を有し、第１の半導体領域２の表面において半導体層１と間隔をあけて形成される第１導電型の第２の半導体領域３と、第３ノードＮ３から半導体層１への電荷キャリアの移動を制限する電荷キャリア移動制限部とを備える。 （もっと読む）

【課題】拡散深さとトレンチ深さを最適な値に自由に設定することの可能な化合物半導体装置を提供する。
【解決手段】チャネル層１５とゲート電極２２との間に、Ａｓ系ＩＩＩ−Ｖ族化合物半導体からなるスペーサ層１８、Ｐ系ＩＩＩ−Ｖ族化合物半導体からなる第１挿入層１９、Ａｓ系ＩＩＩ−Ｖ族化合物半導体からなるゲート形成層２０、およびＰ系ＩＩＩ−Ｖ族化合物半導体からなる第２挿入層２１がチャネル層１５側からこの順に設けられている。また、ゲート領域２６の上面がゲート形成層２０の上面に、ゲート領域２６の下面がスペーサ層１８の上面およびその近傍に、リセス２７の下面が第１挿入層１９の上面およびその近傍にそれぞれ位置している。 （もっと読む）

【課題】 従来の接合型ＦＥＴにおいては、チャネル領域をエピタキシャル層で形成するため、浅いチャネル領域が形成できず、高周波特性の改善に限界があった。また分離領域とチャネル領域のｐｎ接合の不純物濃度差が大きく、リーク電流が低減できなかった。またチャネル領域が深いためゲート領域もイオン注入および拡散で深く形成する必要があり、内部抵抗も高く、ノイズ特性の改善が図れなかった。
【解決手段】 浅いチャネル領域をイオン注入および拡散で選択的に形成する。チャネル領域が比較的低濃度のｐ型半導体層とｐｎ接合を形成するので、接合容量の低減による高周波特性の改善とリーク電流の低減が実現できる。またゲート領域もイオン注入により浅く形成できるので、内部抵抗の低減によるノイズ低減が図れる。 （もっと読む）

【課題】下層からのマグネシウムの拡散を利用した電界効果トランジスタの製造。
【解決手段】マスク層２ｍでｐ型層１ｐの表面の一部を覆い、Ｍｇ原料を導入せずにＧａＮ層を形成するべくエピタキシャル成長を行うと、下層のｐ型層１ｐに接触する部分においては、当該ｐ型層１ｐからＭｇが拡散してｐボディ層４ｐが形成され、マスク層２ｍの上部は、アンドープＧａＮから成るチャネル形成層４ｉが形成される。同様に、ｐボディ層４ｐの上部には、ｐボディ層４ｐからＭｇが拡散してｐ−ＡｌＧａＮ層５ｐが形成され、チャネル形成層４ｉの上部には、アンドープＡｌＧａＮ層５ｉが形成される。このようにして製造されたＨＥＭＴ１００は、ボディ電極Ｂｄの形成されるｐ−ＡｌＧａＮ層５ｐ表面がエッチング処理されていないのでオーミック性が良好であり、ボディ電極Ｂｄからチャネル形成層４ｉの電位を安定して保つことができ、素子特性の安定した素子となる。 （もっと読む）

【課題】 ＨＢＴでは、ベース電流を増加させて電流密度の向上を図ると、二次降伏を起し、破壊に至りやすくなる。
【解決手段】 単位ＨＢＴと単位ＦＥＴを分離領域を介して隣接して配置し、単位ＨＢＴのベース電極に単位ＦＥＴのソース電極を接続した単位素子を複数接続して能動素子を構成する。これにより、単位素子に電流が集中した場合であっても二次降伏による破壊が発生しない能動素子を実現できる。また単位ＦＥＴでは耐圧を確保するため埋め込みゲート電極構造を採用するが、埋め込み部をＩｎＧａＰ層に拡散させない構造とすることによりＰｔの異常拡散を防止できる。更に、単位ＨＢＴのエミッタメサ、ベースメサ形成、レッジ形成および単位ＦＥＴのゲートリセスエッチングに選択エッチングを採用でき、再現性が良好となる。 （もっと読む）

【課題】チップサイズの増大を招くことなく、ゲート−ドレイン間寄生容量を低減させる電界効果トランジスタ、及びこの電界効果トランジスタを備えた半導体装置、並びに半導体装置の製造方法を提供する。
【解決手段】半絶縁性基板上にエピタキシャル成長によって形成したチャネル層と、このチャネル層上にエピタキシャル成長によって形成したスペーサー層と、このスペーサー層上にエピタキシャル成長によって形成したドーピング層と、このドーピング層上にエピタキシャル成長によって形成した障壁層とからなる半導体層を有し、かつ、この半導体層の障壁層上に形成したソース電極と、ドレイン電極と、ゲート電極とを有し、ゲート電極の下側の障壁層に不純物をドーピングした埋込みゲート領域を有する電界効果トランジスタにおいて、ゲート電極とドレイン電極との間における障壁層に凹形状のスリットを設ける。 （もっと読む）

【課題】高周波スイッチＭＭＩＣにおいてＤ型ＨＥＭＴとＥ型ＨＥＭＴを同一基板に形成し、Ｄ型ＨＥＭＴのゲート電極をＩｎＧａＰ層にＰｔを埋め込んだ埋め込みゲート構造とする場合、埋め込まれたＰｔがＩｎＧａＰ層表面において横方向に異常拡散するため耐圧が低くなるという問題があった。
【解決手段】ＡｌＧａＡｓ層とＩｎＧａＰ層を繰り返し積層した第１〜第３ノンドープ層と安定層を有するエピタキシャル構造とし、Ｄ型ＨＥＭＴの第２ゲート電極を第３ノンドープ層（ＡｌＧａＡｓ層）上に設け、Ｅ型ＨＥＭＴの第１ゲート電極を第１ノンドープ層上に設ける。第２ゲート電極をＰｔ埋め込みゲート構造とし、埋め込まれたＰｔの底部を第３ノンドープ層中に留まらせ、ＩｎＧａＰ層(第２ノンドープ層)にＰｔが達しないようにする。これによりＩｎＧａＰ層表面におけるＰｔの横方向異常拡散を防止し、大幅に耐圧を向上させることができる。 （もっと読む）