【課題】逆方向ＥＳＤ耐圧を向上可能な構造を有する半導体光素子を提供する。
【解決手段】半導体光素子１１において、半導体メサ１３は、第１の部分１３ａおよび第２の部分１３ｂを含む。第１のｐ型埋込層１５は、第１の部分１３ａの側面１３ｃ上に設けられ、第１のｎ型埋込層１７は、第１のｐ型埋込層１５上に設けられ、第２のｐ型埋込層１９は第２の部分１３ｂの側面１３ｄ上に設けられ、第２のｎ型埋込層２１は、第２のｐ型埋込層１９上に設けられる。第１の部分１３ａは当該半導体光素子１１の端面１１ｃを有し、第２の部分１３ｂは第１の部分１３ａに隣接している。活性層２３は、例えば量子井戸構造を有している。第１および第２の部分１３ａ、１３ｂの各々は、活性層２３、ｎ型クラッド領域２５およびｐ型クラッド領域２７を含む。第１のｐ型埋込層１５のｐ型ドーパント濃度Ｎ_Ｐ１は第２のｐ型埋込層１９のｐ型ドーパントの濃度Ｎ_Ｐ２より低い。 （もっと読む）

【課題】ドーパントの活性層への拡散を抑制して、発光出力が低下したり通電時における温度が上昇したりすることを低減可能とする半導体レーザ素子を提供する。
【解決手段】第１導電型基板１上に、少なくとも、第１導電型クラッド層３と活性層４とアンドープクラッド層５と第２導電型クラッド層６とが順次積層された構造とし、アンドープクラッド層の厚さを１５ｎｍ〜４５ｎｍの範囲内とし、第２導電型クラッド層のドーパントをＭｇ（マグネシウム）とし、同層におけるＭｇ濃度を７Ｅ＋１６ｃｍ^−３〜１Ｅ＋１８ｃｍ^−３の範囲内とする。 （もっと読む）

単一チップの対応するエピタキシャル層の上に集積されたレーザおよび検出器が、オンチップ及び／又は外部の光学系と共に協力して、レーザによって放射された第１波長の光を、光ファイバなどの単一の外部デバイスと結合させ、同時に、外部デバイスから受けた異なる波長の光を検出器と結合させて、双方向フォトニック動作を提供する。複数のレーザおよび検出器をチップ上に集積して、多重双方向チャネルを提供することもできる。モニタ光検出器が、レーザの一端に近接して検出器エピタキシに製作される。
（もっと読む）

【課題】 プラズマや活性イオンなどの衝突による結晶へのダメージの導入がなく、且つ多くの時間を必要としない方法で、窒化物系半導体層に分離溝を形成することにより、素子分離を容易にする窒化物系半導体素子の作製方法を提供する。
【解決手段】本発明に係る窒化物系半導体素子の作製方法は、主基板２０の主面に所定の処理を施す事により、前記主面に、第１の領域２０ａと、前記第１の領域２０ａよりも結晶成長が起こりにくい第２の領域２０ｂとを作製する領域作製工程と、前記主面に結晶成長により窒化物系半導体層１を形成する結晶成長工程と、前記第２の領域２０ｂで、前記主基板２０を前記主面に対して垂直方向に、前記第１の領域２０ａ毎に分離する分離工程とを含むことを特徴とする窒化物系半導体素子の作製方法。 （もっと読む）

【課題】 端面破壊レベルが改善された窒化物半導体レーザ装置およびその製造方法を提供する。
【解決手段】 第１クラッド層と、活性層と、第１の端面から第２の端面に至るストライプ状のリッジ導波路を有する第２クラッド層と、前記リッジ導波路の側面に被着された誘電体膜と、を備え、前記リッジ導波路は、前記側面に前記誘電体膜が被着され、上部電極から電流が注入されて前記活性層において発光が生ずる励起領域と、前記第１の端面と前記励起領域との間に設けられ、上部電極が設けられず、前記第２クラッド層における第２導電型の不純物の活性化率が前記励起領域における活性化率より低い第１の端部領域と、前記第２の端面と前記励起領域との間に設けられ、上部電極が設けられず、前記第２クラッド層における第２導電型の不純物の活性化率が前記励起領域における活性化率より低い第２の端部領域と、を有することを特徴とする窒化物半導体レーザ装置を提供する。 （もっと読む）

【課題】 活性層のキャリア密度変動を抑制し、従来よりも高速変調可能な垂直共振器型面発光半導体レーザ装置を提供する。
【解決手段】 第１の共振器と第２の共振器のいずれか一方には活性層１０４が設けられ、他方には光吸収層１０８が設けられている垂直共振器型面発光半導体レーザ装置において、上記垂直共振器型面発光半導体レーザ装置は、第１の共振器と第２の共振器とが光学的に結合していることにより、異なる二つの共鳴波長を有しており、前記活性層１０４は、長波長側の共鳴波長よりも短波長側の共鳴波長の方が高い利得を有しており、前記光吸収層１０８は、電界を印加しない場合には二つの共鳴波長で吸収係数が小さく、電界を印加した場合には長波長側の共鳴波長よりも短波長側の共鳴波長の方が吸収係数が大きいことを特徴としている。 （もっと読む）

【課題】 シリコン基板に厚いＩＩＩ−Ｖ半導体皮膜結晶を沈積させ、さらに基板上でＩＩＩ−Ｖ構造部品とシリコン構造部品を組み合わせる。
【解決手段】 本発明は、厚いＩＩＩ−Ｖ半導体皮膜を非ＩＩＩ−Ｖ基板、特にシリコン基板に、ガス状の初期物質を反応炉の処理室に導入することによって沈積する方法に関するものである。シリコン基板に厚いＩＩＩ−Ｖ半導体皮膜結晶を、欠点となる格子応力を生じさせることなく沈積するため、本発明は２つのＩＩＩ−Ｖ皮膜の間に薄い中間皮膜を、低下させた成長温度で沈積することを提案している。
（もっと読む）

低いＡｌ含有量の第１の層（１９２、１４２）と中程度のＡｌ含有量の第２の層（１９４、１４４）との間に配置された高濃度にドーピングされた高いＡｌ含有量の酸化アパーチャ形成層（１９０、１４０）のある分布ブラッグ反射器（１８０、２３８）を有した酸化層閉じ込め型ＶＣＳＥＬ（１００）である。第１の層と酸化アパーチャ形成層との間には、高いＡｌ含有量から低いＡｌ含有量へとＡｌ含有量が変化する薄い遷移領域（１９６、１４６）がある。実施形態によっては、酸化アパーチャ形成層（１９０、１４０）から第２の層（１９４、１４４）へのＡｌ濃度が段階的になっている場合がある。酸化アパーチャ形成層（１９０、１４０）は、共振レーザ光により生成された電界の零位もしくは節（ｙ）又はその付近に配置される場合がある。酸化アパーチャ形成層の酸化の間、他のアルミニウム含有ＤＢＲ層（１８０）の全て又は幾つかが酸化されるようになってもよいが、実質的に度合いは小さい。これらの層の酸化された部分（２１２）と酸化されない部分との間の接合部（２１４）が、デバイスの安定性及び／又は信頼性を低下させると考えられる。これを軽減するために、本発明は、これらの層（１８０）の酸化された部分（２１２）と酸化されない部分との間の接合部に関連する１つ以上の電気的加工物を低減又は除去するべく、インプラント（２１８）、エッチング又は他の適切なプロセスを施すこと、並びに、ＤＢＲ（１８０）の他のアルミニウム含有層の酸化を低減することを意図する。
（もっと読む）