【課題】簡易な回路構成で、実装面積や消費電力の増大を伴わずに広い入力レンジを有する逐次比較型Ａ／Ｄ変換器を実現する。
【解決手段】静電容量の値が２の累乗の逆数で順次段階的に重み付けされ各一端側が共通の導体（ストレージノードＳＮ）にそれぞれ接続た複数のキャパシタを含むキャパシタアレイ１０６を備え、キャパシタアレイ１０６の複数のキャパシタのうちの該当する各キャパシタにおける保持電圧ＶＳＮと既定の参照電位Ｖｒｅｆとの逐次比較（コンパレータ１０４）によってＡｉｎ入力アナログ信号に対応するデジタル出力信号を得る場合に、コンパレータ１０４における参照電位Ｖｒｅｆをコンパレータ１０４におけるＭＳＢ判定結果によって切替える。 （もっと読む）

【課題】リアルタイム制御に適したアナログ／デジタル変換回路及びアナログ／デジタル変換方法を提供すること。
【解決手段】本発明に係るアナログ／デジタル変換回路は、アナログ入力電圧Ｖｉｎと逐次的に変化する参照電圧Ｖｒｅｆとを比較してデジタル値として出力する比較部１０５と、参照電圧Ｖｒｅｆを補正するための基準電圧Ｖｓｔｄを生成する基準電圧生成部１０１と、比較部１０５による基準電圧Ｖｓｔｄの比較結果を記憶する記憶部１０７と、基準電圧Ｖｓｔｄの比較結果に基づいて、参照電圧Ｖｒｅｆを生成する参照電圧生成部１０４と、を備えるものである。 （もっと読む）

【課題】比較回路を増加させることなくアナログ入力電圧レンジを任意の広入力電圧レンジに設定可能な積分型ＡＤ変換回路およびＡＤ変換方法の提供。
【解決手段】第１、第２の基準電圧VREF1、VREF2に基づいて第１、第２の基準参照電圧REF1、REF2と参照電圧COMを発生する参照電圧発生回路11と、アナログ入力電圧AINと前記第１、第２の基準参照電圧REF1、REF2のいずれかを選択する選択回路12と、この回路12の出力を積分する積分回路13と、この回路13の出力と参照電圧COMとを比較する比較回路14と、この回路14の出力を受けてその期待値生成及び照合を行う期待値生成照合回路15と、この回路15の出力を受けて選択回路12を制御する信号及び２回以上のＡＤ変換値を出力するデジタル・コントロール回路16と、この回路16の出力を入力とし、前記２回以上のＡＤ変換値に基づいた演算結果を出力するデジタル演算回路17とを備える。 （もっと読む）

【課題】積分器の出力電圧の変動に起因する素子破壊や貫通電流の発生を防止することが可能なアナログデジタル変換回路を提供することである。
【解決手段】本発明にかかるアナログデジタル変換回路は、入力極性切替部１と、入力信号を積分する積分器２と、積分器２の出力電圧を調整する積分器出力調整回路５と、ウィンドコンパレータ３と、入力極性切替部１と積分器出力調整回路５とウィンドコンパレータ３を制御すると共に、デジタル信号を生成する制御回路４を有する。制御回路４は、積分器２の出力電圧が第１の基準電圧（Ｈｉｇｈ−１）に到達した場合、高電圧側のコンパレータ６の基準電圧を第２の基準電圧（Ｈｉｇｈ−２）に再設定する。また、積分器２の出力電圧が第３の基準電圧（Ｌｏｗ−１）に到達した場合、低電圧側のコンパレータ７の基準電圧を第４の基準電圧（Ｌｏｗ−２）に再設定する。 （もっと読む）

【課題】アナログデジタル変換器の回路面積の増大を抑制する。
【解決手段】入力信号処理部１は、入力信号Ｖｉｎの電圧を信号電圧の初期値とし、ｎ回目（ｎ：正の整数）に出力した信号電圧から、比較器３の比較結果に基づいて１／２ⁿの入力レンジＶ_Rを減算し、ｎ＋１回目の信号電圧を出力する。参照電圧出力部２は、入力信号処理部１から出力される信号電圧と比較される入力レンジＶ_Rを繰り返し半分にした参照電圧を出力する。比較器３は、入力信号処理部１から出力される信号電圧と、参照電圧出力部２から出力される参照電圧とを比較する。 （もっと読む）

【課題】表示パネルの階調特性に準じた階調基準電圧を出力することが可能な信号処理装置及び画像表示装置を提供する。
【解決手段】γカーブを構成する複数の参照電圧を生成する参照電圧生成部と、直列接続された複数個の抵抗素子を有し、当該抵抗素子間に前記参照電圧が入力され、階調表示用の階調基準電圧として出力するラダー抵抗と、前記参照電圧生成部と前記ラダー抵抗との間に設けられ、前記抵抗素子に入力される前記参照電圧の入力位置を切り替える分圧位置切替部と、を備える。 （もっと読む）

【課題】急峻な電源電圧の立ち上がりを実現する電源制御装置と電源制御方法を提供すること。
【解決手段】本発明にかかる電源制御装置は、出力電圧１０４をＡ／Ｄ変換し、デジタル信号１０８を出力するＡ／Ｄ変換器１０７と、Ａ／Ｄ変換器１０７から出力されたデジタル信号１０８と、出力電圧１０４の目標値となる基準電圧値との偏差信号１１１を生成する偏差信号生成部１５０と、偏差信号生成部１５０によって生成された偏差信号１１１に基づいて出力電圧１０４を制御する電源制御部１６０と、電源の立ち上がり期間にＡ／Ｄ変換器１０７から出力されたデジタル信号１０８に基づいて参照電圧の範囲をＡ／Ｄ変換器１０７に設定し、定常期間に偏差信号１１１又は偏差信号１１１に応じた信号１１３に基づいて参照電圧の範囲をＡ／Ｄ変換器１０７に設定する変換範囲決定部１７０とを備えた電源制御装置１００である。 （もっと読む）

【課題】低分解能のＤ／Ａ変換装置を用いて、精度の高い高分解能のＤ／Ａ変換を行うことができるＤ／Ａ変換装置を提供する。
【解決手段】Ｄ／Ａ変換装置Ａは、電圧生成装置として第１Ｄ／Ａ変換回路１、第２Ｄ／Ａ変換回路２、第３Ｄ／Ａ変換回路３、及びセレクタ４から構成される。セレクタ４に入力されたデジタル信号Ｄは、各Ｄ／Ａ変換回路に振り分けられる。第１Ｄ／Ａ変換回路１、及び第２Ｄ／Ａ変換回路２から出力される電圧は、第３Ｄ／Ａ変換回路３の上下側基準電圧設定端子に入力される。セレクタ４から第３Ｄ／Ａ変換回路３に送られたデジタル信号Ｄ3はＤ／Ａ変換され、出力電圧Ｖoutとして出力される。第３Ｄ／Ａ変換回路３は、通常のＤ／Ａ変換装置より絞られた範囲について、同程度の分解能を有することになるので、通常より精度の高い電圧を出力することができる。 （もっと読む）

【課題】回路規模が小さく、多ビットのディジタル信号を変換可能であり、高精度のＤ／Ａ変換器を提供する。
【解決手段】上位ｎビット、下位ｍビットのディジタル信号をアナログ電圧に変換するＤ／Ａ変換器であって、同一の抵抗値であり、かつ直列に接続された（２＾ｎ）−１個の抵抗を有し、両端に第１基準電圧及び第２基準電圧が印加される分圧手段と、上記分圧手段により分圧された電圧を、上記上位ｎビットのディジタル信号により選択して上記アナログ電圧として出力する選択手段とを備えるＤ／Ａ変換器において、上記直列に接続された（２＾ｎ）−１個の抵抗の両端に、上記下位ｍビットのディジタル信号により抵抗値を決定される２つの可変抵抗を接続する。 （もっと読む）

【課題】回路規模を縮小化し、かつコストダウンを行う。
【解決手段】参照電圧Ｖ０〜Ｖ８を用いて、参照電圧Ｖ０〜Ｖ８の間の異なる電圧値をそれぞれ有する基準電圧Ｇ（６３：０）を発生する基準電圧発生回路１０１と、基準電圧Ｇ（６３：０）に対して所定の範囲の基準電圧を選択するように区分されて構成されている複数のＭＯＳトランジスタを、該各区分にそれぞれ供給されるデジタルデータに基づいて制御することにより、基準電圧Ｇ（６３：０）の中から１つの基準電圧を選択する選択回路１０２と、選択回路１０２の各区分が選択する基準電圧の範囲に応じて電圧レベルを変換したデジタルデータを、該各区分にそれぞれ供給するレベル変換回路１０４とを備え、選択回路１０２の複数のＭＯＳトランジスタは、少なくとも各基準電圧が１番目に入力されるＭＯＳトランジスタが、参照電圧Ｖ０〜Ｖ８の間の電圧範囲よりも低い耐圧のＭＯＳトランジスタである。 （もっと読む）

【課題】素子面積の増大を抑制しながら、消費電力を低減させることが可能なパイプラインＡ／Ｄ変換器を提供する。
【解決手段】複数ステージの各々において、入力アナログ信号を量子化して一部ビットに対応するディジタル信号を生成し、それに基づきＤＡ変換部２０、２１によりアナログ基準信号を生成して、入力アナログ信号に対する加減算及び所定倍の増幅を剰余演算部８により行い次段ステージへ供給する。複数ビット分のＡ／Ｄ変換を行う初段ステージのＤＡ変換部は、複数レベルの基準電圧を出力可能な主電圧供給部２１［２］〜２１［８］と、それらのレベルとは異なる補助レベルの基準電圧を出力可能な補助電圧供給部２１［１］とを備える。電圧供給部の各々が出力する基準電圧はＡＤ変換部が生成するディジタル信号に基づいて選択的され、出力される基準電圧の組み合わせにより、アナログ基準信号がディジタル信号に応じた値に生成される。 （もっと読む）

【課題】シングルスロープ型のアナログデジタル変換回路は、分解能が増加するにつれ参照信号のステップ数を増大させる必要があるため、変換速度が遅くなってしまう。
【解決手段】コンパレータＣＰは、デジタル信号に変換すべきアナログ信号に対応する電圧を受ける第１入力端子と、電圧レベルが順次上昇または下降する第１参照電圧を受ける第２入力端子を有し、第１入力端子の電圧と第２入力端子の電圧とを比較する。容量Ｃは、出力側端子がコンパレータＣＰの第１入力端子に直列に接続され、入力側端子がアナログ信号Ｖｉｎを受ける。容量Ｃによりサンプリングされたアナログ信号Ｖｉｎに対応する電圧が第１入力端子に現れたのち、容量Ｃの入力側端子に、電圧レベルが順次上昇または下降する第２参照電圧が入力される。 （もっと読む）

【課題】 回路構成を単純化する。
【解決手段】 ４段に直列接続された比較演算回路ＣＰ１〜ＣＰ４は、いずれも、与えられた入力電圧を、参照電圧Ｒ１〜Ｒ４と順番に比較する機能を有し、両者の大小関係が変化した時点で与えられていた参照電圧が、Ｒ１ならビット００、Ｒ２ならビット０１、Ｒ３ならビット１０、Ｒ４ならビット１１を出力する。変換対象となるアナログ信号の電圧は、第１段目の比較演算回路ＣＰ１の入力電圧として与えられる。各比較演算回路において、大小関係が変化した時点で与えられていた参照電圧と入力電圧との差電圧ｅを４倍した電圧４・ｅが、次段の比較演算回路の入力電圧として与えられるようにし、４段の比較演算回路ＣＰ１〜ＣＰ４で順次カスケード演算を行う。偶数段目の比較演算回路ＣＰ２，ＣＰ４から出力されたビットを反転した上で、各ビット列を変換後のデジタル値を示す８ビットの値として出力する。 （もっと読む）

【課題】小規模な回路構成で入力データに応じた第１、第２の電圧を出力できるＤ／Ａ変換回路、データドライバ、集積回路装置及び電子機器を提供すること。
【解決手段】Ｄ／Ａ変換回路は第１、第２の電圧ＶＧ１、ＶＧ２を出力する第１、第２のＤ／Ａ変換器ＤＡＣＡ、ＤＡＣＢを含む。第１のＤ／Ａ変換器ＤＡＣＡの複数の２入力セレクタのうちの第ｉの２入力セレクタは、入力データに基づいて、第４ｉ＋１の入力電圧と第４ｉ＋３の入力電圧のいずれかを選択して、後段のセレクタブロックのセレクタに出力する。第２のＤ／Ａ変換器ＤＡＣＢの３入力セレクタのうちの第ｉの３入力セレクタは、入力データに基づいて、第４ｉの入力電圧と第４ｉ＋２の入力電圧と第４ｉ＋４の入力電圧のいずれかを選択して、後段のセレクタブロックのセレクタに出力する。 （もっと読む）

【課題】直線補間区間と非線形補間区間とつなぎ目部分で連続性が損なわれる。
【解決手段】容量型Ｄ／Ａ変換回路を、第１の電位線と第１の容量との接続をビット値に応じて切り替え制御する第１のスイッチ素子と、第２の電位線と第１の容量との接続をビットの論理反転値に応じて切り替え制御する第２のスイッチ素子と、第２のスイッチ素子と直列に接続され、線形動作時には閉動作する一方で非線形動作時には開動作する第１のモードスイッチ素子と、第１の容量に充電された電位の総電位を出力する出力端子と、出力端子と一方の電極において接続され、第１の容量の最小値以上の容量値を有する第２の容量と、非線形動作時には第２の容量を構成する２つの電極のうち出力端子とは反対側の電極を第２の電位線に接続し、線形動作時には反対側の電極を第２の電位線から切り離す第２のモードスイッチ素子とで構成する （もっと読む）

【課題】装置の実質面積を増やさずにコース・ディジタル・アナログ変換器の特定領域の分解能を向上する。
【解決手段】コース・ディジタル・アナログ変換器３０の基準電圧生成回路２０で生成する上位基準電圧の中の少なくとも１個の特定領域に１ビット分解能を増やすための電圧を生成し、下位ディジタルデータによりスイッチを切り替えて追加した１ビットの領域を切り替えて下位ディジタル・アナログ変換器４０に出力して下位のディジタル・アナログ変換を行うことにより、上位ビットの精度を向上する。 （もっと読む）

【課題】多ビットのＤＡ変換回路において、ビット反転を防止するとともに、パターンレイアウト面積を小さくする。
【解決手段】第１の抵抗ストリング１０の各抵抗の両端から発生する一対のアナログ電圧を選択するための第１のスイッチ回路１３が設けられている。選択された一対のアナログ電圧は基準電圧として第２の抵抗ストリング１７に供給される。第２の抵抗ストリング１７の各抵抗の両端から発生する一対のアナログ電圧を選択するための第２のスイッチ回路１８が設けられている。選択された一対のアナログ電圧は基準電圧として第３の抵抗ストリング２１に供給される。そして、第３の抵抗ストリング２１から発生するアナログ電圧を選択するための第３のスイッチ回路２２が設けられている。 （もっと読む）

【課題】電源電圧に対して逆極性のオフセットが発生していた場合でも正確なオフセット誤差を検出して補正すること。
【解決手段】このＡ／Ｄ変換回路１は、入力電圧Ｖ_１，…，Ｖ_ｎ−１をそれぞれ入力する入力端子ＩＮ_１，…，ＩＮ_ｎ−１と、基準電圧Ｖ_０を分圧抵抗によって分圧した基準電圧Ｖ_ｒｅｆを生成する基準電圧入力部３と、入力電圧Ｖ_１，…，Ｖ_ｎ−１及び基準電圧Ｖ_０，Ｖ_ｒｅｆが入力されて、それらの電圧信号のうちからいずれかを選択して出力するマルチプレクサ４と、マルチプレクサ４によって出力された電圧信号をＡＤ変換してデジタル値を生成する信号処理部９とを備え、信号処理部９は、基準電圧Ｖ_０，Ｖ_ｒｅｆをもとに得られたデジタル値と分圧抵抗の比とに基づいてオフセット誤差を算出した後、オフセット誤差に基づいて入力電圧Ｖ_１，…，Ｖ_ｎ−１に対応するデジタル値を補正する。 （もっと読む）

【課題】本発明は、ＡＤ変換回路及びマイクロコントローラに関し、アナログ信号源のインピーダンスに応じて変換期間及び消費電力を最適に設定可能とすることを目的とする。
【解決手段】アナログ入力信号とＤＡ変換器の出力アナログ信号との大小関係をコンパレータにより比較判定し、この比較判定に基づいて出力したデジタル信号をＤＡ変換器に入力し、ＤＡ変換器の出力アナログ信号がアナログ入力信号と等しくなるときのデジタル信号をＡＤ変換出力とする逐次比較型ＡＤ変換回路において、アナログ入力信号をサンプリングするサンプリング期間と、サンプリングしたアナログ入力信号とＤＡ変換器の出力アナログ信号の大小関係をコンパレータで比較判定する比較判定期間の２つの期間に基づいてアナログ入力信号をＡＤ変換するＡＤ変換器を備え、サンプリング期間を規定する第１のクロック信号のサイクル時間と、比較判定期間を規定する第２のクロック信号のサイクル時間を独立に設定するように構成する。 （もっと読む）

【課題】同じ分解能を維持しつつデジタル・アナログコンバータの構成素子数を削減する。
【解決手段】例えば６ビットのデジタル信号をアナログ信号に変換するため、１７個の基準電圧を生成する基準電圧生成回路１００と、上位４ビットに従って互いに隣接する２つの基準電圧を選択するように各々ＭＯＳトランジスタで構成された１９個のスイッチ対を持つ第１のスイッチ回路２００と、選択された２つの基準電圧の差を合成オン抵抗で４分割して３個の中間電圧を得るように１２個のＭＯＳトランジスタの直列回路で構成された第２のスイッチ回路３００と、選択された２つの基準電圧のうちの低い方の電圧又は３個の中間電圧のうちの１つを下位２ビットに従って選択的に出力する第３のスイッチ回路４００とを設ける。 （もっと読む）