【課題】アナログイコライザの前置を不要とするＡＤ変換装置を提供する。
【解決手段】Ｎビット分解能を有するＭ個(Ｍ≧Ｎ＋３)の逐次比較型ＡＤ変換回路と制御回路とを備え、各逐次比較型ＡＤ変換回路(ｉ)は、入力アナログ信号のサンプリング電圧Ｖｓ(ｉ)に相当する電荷Ｑ(ｉ)を保持する可変容量キャパシタＣｖ₁〜Ｃｖ_ｍ−１と、各可変容量キャパシタの容量の変更に応じて、逐次比較型ＡＤ変換回路(ｉ)〜(ｉ＋ｍ−２)内の、容量が変更された可変容量キャパシタＣｖ₁〜Ｃｖ_ｍ−１の端子間に現れる係数乗算電圧Ｖｍ(ｉ)〜Ｖｍ(ｉ＋ｍ−２)と、サンプリングタイミングＴ(ｉ＋ｍ−１)に対応するサンプリング電圧Ｖｓ(ｉ＋ｍ−１)とに基づいて、前補正電圧Ｖｄ(ｉ＋ｍ−１)を生成する電圧補正回路と、Ｎビットのデジタル出力を生成する逐次比較部とを備え、可変容量キャパシタの容量を変化させる容量制御部を備える。 （もっと読む）

【課題】サンプルホールド回路のオペアンプのオフセット電圧をキャンセルする。
【解決手段】第１のクロックで入力信号をサンプリングする第１の容量と、第２のクロックで第１の容量に蓄積された電荷が供給される第２の容量と、第２のクロックで帰還用スイッチを介して入力信号を上記第１と第２の容量比で増幅して出力する増幅器と、第１のクロックに対して所定の位相でリセットスイッチが駆動されリセットスイッチを介して増幅器の入出力間を容量接続する第３の容量と、第１のクロックで基準電圧を第１と第２の容量に供給し、上記第２のクロックで基準電圧を上記第３の容量に供給する基準電位発生回路と、第１のクロックで第２の容量にコモン電圧を供給するコモン電圧供給回路と、第１のクロックで増幅器から出力されたオフセットを含む信号を増幅し、第２の容量にプリチャージするオフセットキャンセル回路とを有する。 （もっと読む）

【課題】
従来技術に係るアナログメモリでは、スイッチト・キャパシタ部ＳＣの組数に比例して、放電用配線Ｌｏｕｔの寄生容量が大きくなっていた。
【解決手段】
本発明に係るアナログメモリでは、複数のメモリブロックＭＢに分割されることにより、一の放電用配線Ｌｏｕｔ当たりの寄生容量が抑えられる。そして、次段階においてオペアンプＯＰの入力端子＋と接続されるメモリブロックＭＢは、現段階においてオペアンプＯＰの出力端子−と接続される。したがって、メモリブロックＭＢの切り替えに伴う出力信号Ｖｏｕｔの連続性に歪が生じなくなる。 （もっと読む）