【課題】入力信号の状態が適正であるかを確認することができる、ラッチ回路、トリミング回路、システム、判定プログラム、確認方法、及び判定方法を提供する。
【解決手段】トリミング回路１４の読出回路２０から出力されるトリミング素子であるヒューズ素子Ｈ１の状態に応じた入力信号Ｉ１が入力されるラッチ回路２２を、ラッチ回路Ｌ１と、ラッチ回路Ｌ２と、一致確認回路２６と、で構成している。ラッチ回路Ｌ１は、入力信号Ｉ１の論理値をタイミングＴ１で保持して、保持した論理値に応じた出力信号Ｏ１をトリミング回路１４の外部に出力する。ラッチ回路Ｌ２は、タイミングＴ１よりも遅いタイミングＴ２で保持して、保持した論理値に応じた出力信号Ｏ２を出力する。一致確認回路２６は、排他的論理和回路３０により構成されており、出力信号Ｏ１と出力信号Ｏ２とが一致しているか否かを示す一致判定信号Ｘ１を外部の判定回路１８に出力する。 （もっと読む）

【課題】発振周波数のトリミングを行うクロック発振回路であって、ＣＲ発振回路の特性に起因する発振周波数のばらつきを低減することが可能なクロック発振回路を提供する。
【解決手段】クロック発振回路は、周波数調整コードに応じた発振周波数のクロック信号を生成する発振部１０１と、発振部１０１の発振周波数をカウントするＯＳＣクロックカウンタ１０２と、外部接続された水晶発振器の発振周波数をカウントする基準クロックカウンタ１０３と、両発振周波数の比較を行う比較回路１０４とを備える。また、周波数調整コードの自動探索を行う探索回路１０５を備える。探索回路１０５は、周波数調整動作時において、発振部１０１に対する周波数調整コードの設定と、比較回路１０４による比較結果に応じた周波数調整コードの更新とを繰り返し行うことにより、周波数調整コードの自動探索を行う。 （もっと読む）

【課題】マルチプレクサの選択から出力までの遅延を決定する方法を提供する。
【解決手段】出力リード２６、選択入力リード２５、第１データ入力リード２３および第２データ入力リード２４を有する第１のマルチプレクサ２１と、出力リード３０および選択入力リード２９を有する第２のマルチプレクサ２２とを備え、前記第１のマルチプレクサおよび前記第２のマルチプレクサは実質上同一の構造を有し、前記第２のマルチプレクサの前記出力リードは前記第１のマルチプレクサの前記選択入力リードに結合され、発振信号は前記第２のマルチプレクサの前記出力リード上に存在し、前記第１のマルチプレクサの前記出力リードは前記第２のマルチプレクサの前記選択入力リードに結合され、第１論理レベルは前記第１のマルチプレクサの前記第１データ入力リード上に常時存在し、第２論理レベルは前記第１のマルチプレクサの前記第２データ入力リード上に常時存在する回路。 （もっと読む）

【課題】セット優先とリセット優先を切りかえ可能なＳＲフリップフロップを提供する。
【解決手段】入力優先順位決定回路２０は、（i）セット信号Ｓがアサートされ、リセット信号Ｒがネゲートされるとき、中間セット信号Ｓ’をアサートし、中間リセット信号Ｒ’をネゲートし、（ii）セット信号Ｓがネゲートされ、リセット信号Ｒがアサートされるとき、中間セット信号Ｓ’をネゲートし、中間リセット信号Ｒ’をアサートし、（iii）制御信号Ｐがセット優先モードを示すとき、セット信号Ｓ、リセット信号Ｒがともにアサートされるときに、中間セット信号Ｓ’をアサートし、中間リセット信号Ｒ’をネゲートし、（iv）制御信号Ｐがリセット優先モードを示すとき、セット信号Ｓ、リセット信号Ｒがともにアサートされるときに、中間セット信号Ｓ’をネゲートし、中間リセット信号Ｒ’をアサートする。 （もっと読む）

【課題】インバータのＯＮ抵抗や内部遅延時間の影響を排除して、測定温度を適正に検出することができる、半導体集積回路及び測定温度検出方法を提供する。
【解決手段】、インバータｉｎｖ１１〜ｉｎｖ５１には、バイアス回路１２により生成されたバイアス信号ｐｂｉａｓ及びバイアス信号ｎｂｉａｓまたは、バイアス信号ｐｂｉａｓ及びバイアス信号ｎｂｉａｓに基づいたバイアス信号ｐｂｉａｓ＿ｉｎｖ１１、ｎｂｉａｓ＿ｉｎｖ１１、ｐｂｉａｓ＿ｉｎｖ２１、ｎｂｉａｓ＿ｉｎｖ２１が、基準抵抗素子ＲＳによるキャリブレーションの際に、基準抵抗素子ＲＳによる発振周波数ｆＳが基準発振周波数となるように印加される。 （もっと読む）

【課題】通常動作時の動作速度の低下を招くことなくトランジスタ数を削減することのできるスキャンフリップフロップ、およびこのスキャンフリップフロップを用いるスキャンテスト回路を提供する。
【解決手段】実施形態のスキャンフリップフロップは、選択回路とフリップフロップとを有する。選択回路は、通常データが入力されるクロックドインバータと、スキャンテスト用データが入力されるトランスミッションゲートとを備え、通常データとスキャンテスト用データのいずれかを選択して出力する。その選択回路の出力が入力されるフリップフロップは、出力の極性が、通常データに対しては正転極性であり、スキャンテスト用データに対しては反転極性である。 （もっと読む）

【課題】半導体装置に搭載される複数のデータ保持回路の故障を検出するためのテスト時間を短縮すること。
【解決手段】本発明の第１の態様にかかる半導体装置は、同一の入力値を入力するＮ個（Ｎは、３以上の奇数）のフリップフロップ回路ＦＦ１〜ＦＦ３からの出力値の内、過半数を占める多数値信号Ｍａを出力する多数決論理回路ＭＪＲと、Ｎ個のフリップフロップ回路ＦＦ１〜ＦＦ３からの出力値の内、過半数未満である少数値信号Ｍｉを出力する少数値判定回路ＭＩＲと、を備える。 （もっと読む）

【課題】安定した発振周期の信号を出力することができるオシレータを提供すること。
【解決手段】複数の論理素子がリング状に接続され、所定の周期の発振信号を出力する可変駆動電圧により動作するオシレータであって、複数の論理素子に選択的に印加される第１及び第２の駆動電圧を発生させる内部電圧発生手段を備え、発振信号の周期が正常状態である場合には、第１の駆動電圧が複数の論理素子に印加され、発振信号の周期が正常状態より短いか又は長い場合には、第２の駆動電圧ＶＯＳＣが複数の論理素子に印加され、発振信号の周期が一定に維持されるように構成されている。 （もっと読む）

【課題】スキャン動作時のレーシングをＭＩＮ保証ゲートなしに防止する。
【解決手段】開示されるフリップフロップ回路は、データ入力とスキャン入力とをスキャンモード信号に応じて切り替えて出力するセレクタ部１０と、セレクタ部の出力データをクロック信号と同相および逆相のマスタラッチ制御クロックでラッチするマスタラッチ部２０と、マスタラッチ部の出力をクロック信号と逆相および同相のスレーブラッチ制御クロックでラッチするスレーブラッチ部３０とを直列に接続したフリップフロップ回路において、スキャン動作時、クロック制御部４０が、スレーブラッチ部を制御するクロックを、マスタラッチ部を制御するクロックより遅れたタイミングにすることによって、次段のフリップフロップとの間に遅延用のＭＩＮ保証ゲートートを挿入することなしに、レーシングを防止できるように構成されている。 （もっと読む）

【課題】クロックの位相のばらつきが許容範囲内か否かをチェックできるセルフテスト回路を有するクロック生成回路を提供する。
【解決手段】クロック生成回路は，基準クロックの位相に対して所定の位相差をそれぞれ有する複数のクロックを生成するクロック生成ユニット２０と，動作テストのときに，複数のクロックのうち位相が隣接する１対のクロックの位相差をそれぞれ測定するセルフテスト回路ＢＩＳＴとを有する。そして，セルフテスト回路は，複数のクロックのうち１対のクロックを選択するクロック選択回路ＳＥＬと，選択された１対のクロックの位相差に対応するパルス幅を有する位相差パルス信号ＵＰを繰り返し生成する位相検出回路ＰＦＤと，位相差パルス信号のパルス幅に比例する周波数であって位相差パルス信号より低い周波数を有するテスト信号Ｎ２を生成するテスト信号生成回路と，基準期間内におけるテスト信号のパルス数をカウントし当該カウント値ＣＮＴを出力するカウンタ１２とを有する。 （もっと読む）

【課題】スキャン機能を有するラッチ回路の通常動作時に、電力消費を抑える動作と遅いマスタデータを出力する動作のいずれか一方を選択可能にする。
【解決手段】第１のラッチは、クロックに従って入力データを保持して出力し、第１のスキャンクロックに従って入力スキャンデータを保持して出力する。論理回路は、第２のスキャンクロックと動作モードとの所定の論理演算を行い、アップデートクロックを生成して出力する。第２のラッチは、第１のラッチからアップデートクロックが入力された場合に、論理回路から入力されるデータ又はスキャンデータを保持する。 （もっと読む）

【課題】デジタル信号処理回路だけで構成でき、半導体装置内のＮＭＯＳおよびＰＭＯＳのソースドレイン間電流を個別に測定できるオンチップ型のモニタ回路を提供する。
【解決手段】このモニタ回路１０Ａは、ＰＮ電流比の異なる３個のリングオシレータＲＯ０〜ＲＯ２と、リングオシレータＲＯ０〜ＲＯ２の出力をカウントするカウンタＣＯ０〜ＣＯ２と、各カウンタＣＯ０〜ＣＯ２のカウント値Ｎ₁，Ｎ₂の差分を演算する減算器ＳＵＢとを備える。 （もっと読む）

【課題】 インバータ回路を構成するトランジスタそれぞれの遅延差を求めることができる半導体回路装置を提供する。
【解決手段】 発振回路を有する半導体回路装置であって、発振回路は、電源電位に第１の電源電位接続用トランジスタを介して電源端子が接続され、接地電位に第１の接地電位接続用トランジスタを介して接地端子が接続される第１のインバータ回路と、電源電位に第２の電源電位接続用トランジスタを介して接続され、接地電位に第２の接地電位接続用トランジスタを介して接続され、第１のインバータ回路に並列接続される第２のインバータ回路を有するインバータブロック１０と、第１及び第２の電源電位接続用トランジスタのゲート端子のいずれか１つのゲート端子に電源電位接続信号を出力し第１及び第２の接地電位接続用トランジスタのゲート端子のいずれか１つのゲート端子に接地電位接続信号を出力するセレクタブロック２０を有する。 （もっと読む）

【課題】本発明の目的は、狭帯域バッファの特性への影響を抑えたラッチ回路を提供することである。
【解決手段】上記の課題を解決するため、ラッチ回路は、第一論理値と第二論理値とを有する非反転クロックと、該非反転クロックが該第一論理値となる第一期間よりも短い第二期間において該第二論理値となる反転クロックとを出力するクロック生成回路と、第一差動データと該非反転クロックを入力し、該第一差動データを該非反転クロックでサンプルする標本化回路と、該標本化回路から出力される第二差動データと該反転クロックを入力し、該第二差動データを該反転クロックに応じて保持する第一保持回路と、該非反転クロックおよび該反転クロックがいずれも該第一論理値の期間にイネーブル信号を出力するイネーブル信号生成部と、該イネーブル信号に応じて該第二差動データを保持する第二保持回路とを有する。 （もっと読む）

【課題】マルチプレクサスキャン方式のフリップフロップにおけるディレイオーバヘッドを低減し、レイアウト面積を小さくする。
【解決手段】通常動作では、セレクタ４ａがデータ信号Ｄを選択し、データ退避用フリップフロップ３が保持状態となる。スキャンパステスト時には、スタンバイ信号ＳｔａｎｄｂｙＥＮをＬｏレベルの状態、スタンバイ信号ＳｔａｎｄｂｙＥＮをＨｉレベルの状態にそれぞれ設定することにより、スキャン動作が行われ、データ退避用フリップフロップ３からマルチプレクサスキャンフリップフロップ４へデータを転送するため、該データ退避用フリップフロップ３には、常に１サイクル前のデータが保持される。これにより、ホールド対策として、一般的にスキャンパスに挿入されるバッファを不要とすることができる。 （もっと読む）

【課題】パルスラッチ回路により対象回路の劣化を検出する際に、回路規模を抑制する。
【解決手段】セレクタ１１０は、入力データＤ１とテストパターンＳＩＮを選択的に出力する。ラッチ回路１２０は、ＣＬＫ１に同期してセレクタ１１０の出力をラッチする。セレクタ１３０は、入力データＤ２と、ラッチ回路１２０のラッチデータＱを選択的に出力する。ラッチ回路１４０は、ＣＬＫ１を遅延させたＣＬＫ２に同期してセレクタ１３０の出力をラッチ可能である。制御回路１５０は、第１の動作モード時に、セレクタ１３０にラッチデータＱを選択させて、ラッチデータＱに対してラッチ回路１４０をスルー状態に維持させ、第２の動作モード時に、セレクタ１３０に入力データＤ２を選択させ、ラッチ回路１４０がＣＬＫ２に同期して入力データＤ２をラッチさせる。 （もっと読む）

【課題】
電子回路の動作の確認や検証試験を容易にかつコストをかけずに行える間欠的に多様な非連続信号を出力する信号発生装置を提供する。
【解決手段】
入力信号の周波数の変化に対して出力波形に時間遅れを生じる周波数応答特性を持った回路に方形波を入力すると、出力波形に過渡応答特性としてアンダーシュートとリンキングとオーバーシュートとリンキングが生じる。この現象を積極的に活用して、減衰振動波形を生成して連結し、波形の形や周波数を自由に変更できる間欠した非連続波形を生成することにある。 （もっと読む）

【課題】単一エッジを検出するリングオシレータであって、発振時にパルスを必要とせず、また極めて小さい領域に対応するように容易に製造され、且つ構成され得るものを提供する。
【解決手段】リングオシレータは、遅延パスに沿った特定の点に接続された第１の入力と、第１の出力と第２の出力とを有する第１のロジックブロック、第１のロジックブロックの第１の出力に接続されている第１の入力と、第１のロジックブロックの第２の出力に接続されている第２の入力と、遅延パスの終端に接続されている第３の入力と、遅延パスの始端に接続されている第１の出力とを有する第２のロジックブロックを備える。 （もっと読む）

【課題】電圧制御発振器から出力される発振信号の発振周波数にかかわらず電圧制御発振器の位相雑音を最適化する位相雑音最適化方法および位相雑音最適化装置を提供する。
【解決手段】電圧制御発振器の発振信号を平滑化した検出電圧値を生成する。電圧制御発振器から出力される発振信号の出力振幅と位相雑音との関係によって示される位相雑音が最適となる出力振幅に基づいて設定された基準電圧値の範囲と検出電圧値とを比較して、比較結果に応じた判定信号を出力する。判定信号に基づいて電圧制御発振器の電流源のスイッチの開／閉を制御する電流切り替え信号を生成して出力することで出力振幅が安定し、位相雑音が最適となる。 （もっと読む）

【課題】温度センサや電圧センサを用いずに、ゲート遅延をモニタすることができるＬＳＩを提供する。
【解決手段】本発明に係るＬＳＩは、複数段のゲート素子６，７と第一の信号線とを有し、第一の信号線にイネーブル信号が入力されている期間、発振信号を出力するリングオシレータ１を備える。パルスカウンタ３は、リングオシレータ１の出力パルス数をカウントし、遅延モニタは、パルスカウンタ３のカウント値を出力する。 （もっと読む）