増幅回路はキャパシタ構造（４２）と切替装置とを備える。キャパシタ構造は、電圧依存性静電容量を有する第一のキャパシタ（Ｃ_２）と第二のキャパシタ（Ｃ_１）（これもまた電圧依存性としてよい）とを有する。同回路は２つのモードで、すなわち少なくとも第一のキャパシタの一端子に入力電圧が提供される第一のモードと、切替装置によって第一及び第二のキャパシタ同士の間で電荷の再配分が起こることにより、第一のキャパシタにかかる電圧が変化し第一のキャパシタの静電容量が減少し、出力電圧が第一のキャパシタにかかる電圧に依存する第二のモードとで、動作可能である。本発明は電圧制御静電容量をキャパシタ間の電荷共有と併せて使用するものであり、これにより、結果的に電圧増幅特性が提供される。よってこの機構は、アナログ電圧の増幅に、または固定レベル（すなわちデジタル電圧）の昇圧に利用できる。よって本発明の回路は、レベルシフトまたは増幅のために、例えばアクティブマトリクスアレイ装置のピクセルでの用途に使用できる。
（もっと読む）

共振ゲートドライバ回路は、例えば、ＭＯＳＦＥＴの効率的なスイッチングを提供する。しかし、共振ゲートドライバ回路は、高いスイッチング周波数が必要とされる用途を可能にさせないことがしばしばある。本発明によれば、共振ゲートドライバ回路のインダクタのプリチャージングが実行される。これは、ＭＯＳＦＥＴの極めてエネルギー効率が良い高速な動作を可能にさせる。
（もっと読む）

【解決手段】本発明のスイッチ回路は、分離チャンネルの一部を供給する第１差動増幅器対（Ｑ１，Ｑ２）と、送信チャンネルの一部を供給する第２差動増幅器対（Ｑ３，Ｑ４）と、送信チャンネル又は分離チャンネルのいずれかを選択する制御バイアスを供給する第３差動増幅器対（Ｑ５，Ｑ６）とを具備する。このスイッチ回路は、500μm×250μmの小寸法でありながら、15ＧHz〜26ＧHzレンジにわたる入力及び出力間に35dBの分離を提供する。
（もっと読む）

【解決手段】開示される双方向スイッチ（２０）は、第１および第２の半導体スイッチング素子（２２）と、これらのスイッチング素子に直列に接続されることによって直列回路を形成する電流センサ（ＲＳ）と、これら第１および第２のスイッチング素子がほぼ同時にオン・オフされるようにこれら第１および第２のスイッチング素子のオン・オフ操作を制御する駆動回路（３０）であって、制御入力に応じてこれら第１および第２のスイッチング素子をオンにしたり電流センサの電流がほぼゼロ電流近くまで低下する際にこれら第１および第２のスイッチング素子をオフにしたりする駆動回路と、を備える。また、このような双方向スイッチ（２０）を用いたプラズマディスプレイパネル（ＰＤＰ）用の放電サステイン駆動回路も開示される。 （もっと読む）

【課題】ＣＭＯＳ集積回路を用いた同期整流方式の電源回路などにおいて、電力消費の低減と、部品増や効率低下を伴うことなく負荷変動に対する高速応答が可能な電源回路を提供すること。
【解決手段】ＰＷＭ信号をゲートに、ＶＩＮ（＝ＶＤＤ）をソースに接続するＰＭＯＳ（ＱＰ１）のドレインに接続され、ＶＳＳをソースに有す、ＮＭＯＳ（ＱＮ１）のドレインに接続される中間ノード電圧ＶＭＡが、ＮＭＯＳ（ＱＮ１）オン時に、アンダーシュートから戻って基準電位ＶＳＳレベルを越えたときこれを検出してＮＭＯＳ（ＱＮ１）のゲート電圧をローレベル（オフ）にする。また、ＮＭＯＳ（ＱＮ１）オン時に、中間ノード電圧ＶＭＡが、アンダーシュートから基準電位ＶＳＳレベルに戻ったタイミング（ゼロ点位置）を検出することで、このゼロ点位置検出信号を負荷電流の大小を示す信号としてＰＷＭ回路３３に帰還してＰＷＭ信号のパルス幅を制御し、負荷変化に対応させる。 （もっと読む）