【解決手段】ハーフブリッジスイッチング回路で使用するためのブートストラップダイオードエミュレータ回路が提供される。スイッチング回路は、負荷ノードにおいてトーテムポール構造の形で互いに繋がれているトランジスタと、これらのトランジスタを駆動するための駆動回路と、高圧側駆動回路に電力を供給するためのブートストラップコンデンサとを含む。ブートストラップダイオードエミュレータ回路は、ゲート、バックゲート、ソース、およびドレインを有し、そのドレインを高圧側供給ノードに結合され、そのソースを低圧側供給ノードに結合されているＬＤＭＯＳトランジスタと、ＬＤＭＯＳトランジスタのゲートに電気的に結合されているゲート制御回路と、ＬＤＭＯＳトランジスタのバックゲートに電気的に結合されているダイナミックバックゲートバイアス回路とを備える。ダイナミックバックゲートバイアス回路は、ＬＤＭＯＳがオンにされたときに、ＬＤＭＯＳトランジスタのドレインの電圧に近いけれども同電圧よりも僅かに低い電圧をＬＤＭＯＳトランジスタのバックゲートに印加することによって、ＬＤＭＯＳトランジスタのバックゲートを動的にバイアスするように動作可能である。 （もっと読む）

簡潔には、最小コモンモード電圧の抑制で、低いＲＣ時定数を有する複数の差動増幅器を結合する技術である。増幅器は入力信号源（１０２）、第１差動増幅器（１０４Ａ）、第２差動増幅器（１０４Ｂ）、第１カップリングデバイス（１０６Ａ）、第２カップリングデバイス（１０６Ｂ）を有する。入力信号源（１０２）は、第１差動増幅器（１０４ａ）に入力信号を供給する。

（もっと読む）

複数のプログラム可能遅延セルを有する複数の入力／出力チャネルを備えるコントローラは、それぞれ複数の遅延セルに導入される、複数の遅延時間を制御する複数のディジタル値を記憶するそれぞれ複数のレジスタをさらに備える。複数のレジスタにプログラムされた複数の値は、コントローラ及び複数のチャネルに結合された１つ以上のデバイス間の複数の信号のタイミングをテストすることで決定される。複数のテストは、逐次的な複数のテスト値のセットからの複数のテスト値で、複数のレジスタをセットする段階と、複数の信号の特定のパターンを、コントローラから１つ以上のデバイスへドライブする段階と、パターンの複数の部分が、１つ以上のデバイスに、正確に受信されてるかをチェックする段階とを備える。複数の信号を調整する段階は、複数のセットアップ及びホールドタイム制約に関する複数の信号のセンタリングを備える。

（もっと読む）

負の信号スイングを有する入力信号（ｓ（ｔ））を受け取るための信号入力端（１）に接続可能なレベル・シフタ（１５）を備える装置（１０）。レベル・シフタ（１５）は、正の信号スイングを有する出力信号（ｒ（ｔ））を提供するために、入力信号（ｓ（ｔ））のＤＣシフトを提供する。レベル・シフタ（１５）は、第１の入力端（１１）、第２の入力端（１２）、および出力端（１３）を有する増幅器（１７）を備える。第１のコンデンサ（Ｃ１）、第２のコンデンサ（Ｃ２）、基準電圧源（１６）、およびスイッチとして働くトランジスタ（１４；７４）は以下のように回路網に構成されている。すなわち、第１のコンデンサ（Ｃ１）が信号入力端（１）と第１の入力端（１１）との間に配置され、第２のコンデンサ（Ｃ２）が出力端（１３）と第１の入力端（１１）との間のフィードバック・ループ（１８）中に配置され、基準電圧源（１６）が第２の入力端（１２）に接続されている。トランジスタ（１４）は、第２のコンデンサ（Ｃ２）を橋絡する枝路（１９）中に配置され、それによって、レベル・シフタ（１５）が時々リセットされることを可能にするために、制御信号（ＣＮＴＲＬ）がトランジスタ（１４）のゲート（１４．１）に印加可能になっている。
（もっと読む）

【課題】差動信号伝送線路の終端回路において、センタタップ終端回路を形成することにより差動インピーダンスが変動するため、コモンモード電流成分が発生し放射ノイズが発生する。
【解決手段】差動信号伝送線路の往路伝送線路と復路伝送線路の間に、同じ抵抗値の２つの抵抗を直列に接続し、２つの抵抗の接続部とプリント配線板のＧＮＤとの間に、キャパシタを接続したセンタタップ終端回路において、往路伝送線路と復路伝送線路を一定の間隔で配線し、抵抗とキャパシタは往路伝送線路と復路伝送線路の外側に配置し、接続部は往路伝送線路と復路伝送線路と立体的に交差するように形成する。これにより、差動信号のｔｒ／ｔｆ特性をほぼ一致させ、スキューの発生も防止することができる。また、差動インピーダンスの不整合がなく、高品質の信号波形を保つ事ができるため、放射ノイズの発生を大幅に抑制することができる。 （もっと読む）

【課題】差動信号伝送線路の終端回路において、ディファレンシャルモード信号及びコモンモード信号に対して、整合センタータップ終端回路を実現しする。また、センタータップ終端回路を単一部品で構成する事により、実装面積を縮小するとともに、部品・実装コストの削減も達成する。
【解決手段】差動信号伝送線路における２つの線路の差動インピーダンスの約１／２である抵抗値を有する第１、第２の抵抗素子を、受信側ＩＣの入力端に直列にして接続し、第１、第２の抵抗素子の中点とプリント配線板のＧＮＤとの間に、第３の抵抗素子と第１のコンデンサ素子を直列に接続する。また、これらの抵抗素子とコンデンサ素子からなるセンタータップ終端回路部品をチップ抵抗部品に、電極、抵抗皮膜、誘電体皮膜を層状に重ね合わせる事により形成して、単一部品で実現する。 （もっと読む）

【課題】本発明は、２ＧＨｚ以上の高速なＬＳＩチップと接続され、該ＬＳＩチップと信号のやり取りをするチップ外線路に数十ＧＨｚ帯ディジタル高速信号を通すことである。
【解決手段】本発明の高速信号伝送システムは、トランジスタキャリアのポンプアップ、ポンプダウンを自動的に行うデバイス構造、受信情報をフィードバックし、送信側で波形調整する遺伝的アルゴリズム回路の挿入、トランジスタから出て行く配線の伝送線路化、回路のコモン電源を排除した構成を作る。上記チップ外線路の送端または終端側の一方で基準電位を確認するため電源またはグランドへの接続を有するが、該基準電位を確認した送端または終端側の反対側の終端または送端では電源またはグランドへの接続を有さない。 （もっと読む）

【課題】 電源電圧のダイナミックな変動により遅延が変化すると、例えば、クロックバッファのクロック信号にジッター（jitter）が含まれ、高速で正確なタイミングでの動作が困難になる。
【解決手段】 第１の電源線Ｖddと第２の電源線Ｖssとの間に少なくとも１つの分離用トランジスタ２a(2a',2b,2b')を有する制御回路を介して接続された出力回路１a(１b)を備える出力回路装置であって、前記分離用トランジスタの制御電極には、一定のレベルに保持された制御電圧Ｖba(Ｖba',Ｖbb,Ｖbb')が印加され、前記制御電圧は、前記第１または第２の電源線の電圧における高周波成分を減衰させるレベルの電圧であるように構成する。 （もっと読む）

【課題】 半導体回路において、回路動作の履歴により動作速度が変化しないようにすること、寄生バイポーラトランジスタがオンするのを防止すること、及び設計データの共通化を図ること。
【解決手段】 電界効果形トランジスタのボディーと電源とを抵抗(ＲＢＭＰ１，ＲＢＭＮ１)を介して接続する。
【効果】 本発明を用いると、切り換わり後、ボディーの電位が初期状態に復帰するので、上記課題を解決できる。 （もっと読む）