センタタップ終端回路及びセンタタップ終端回路を有するプリント配線板
【課題】差動信号伝送線路の終端回路において、センタタップ終端回路を形成することにより差動インピーダンスが変動するため、コモンモード電流成分が発生し放射ノイズが発生する。
【解決手段】差動信号伝送線路の往路伝送線路と復路伝送線路の間に、同じ抵抗値の２つの抵抗を直列に接続し、２つの抵抗の接続部とプリント配線板のＧＮＤとの間に、キャパシタを接続したセンタタップ終端回路において、往路伝送線路と復路伝送線路を一定の間隔で配線し、抵抗とキャパシタは往路伝送線路と復路伝送線路の外側に配置し、接続部は往路伝送線路と復路伝送線路と立体的に交差するように形成する。これにより、差動信号のｔｒ／ｔｆ特性をほぼ一致させ、スキューの発生も防止することができる。また、差動インピーダンスの不整合がなく、高品質の信号波形を保つ事ができるため、放射ノイズの発生を大幅に抑制することができる。
【解決手段】差動信号伝送線路の往路伝送線路と復路伝送線路の間に、同じ抵抗値の２つの抵抗を直列に接続し、２つの抵抗の接続部とプリント配線板のＧＮＤとの間に、キャパシタを接続したセンタタップ終端回路において、往路伝送線路と復路伝送線路を一定の間隔で配線し、抵抗とキャパシタは往路伝送線路と復路伝送線路の外側に配置し、接続部は往路伝送線路と復路伝送線路と立体的に交差するように形成する。これにより、差動信号のｔｒ／ｔｆ特性をほぼ一致させ、スキューの発生も防止することができる。また、差動インピーダンスの不整合がなく、高品質の信号波形を保つ事ができるため、放射ノイズの発生を大幅に抑制することができる。
【発明の詳細な説明】
【０００１】
【発明の属する技術分野】
本発明はプリント配線板上の配線パターンやケーブルなどにより、高速な差動信号を伝送する差動信号配線におけるセンタタップ終端回路に関するものである。
【０００２】
【従来の技術】
近年、高速信号をプリント配線板やケーブルで伝送する場合、放射ノイズを抑制するために低電圧差動信号伝送（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ：ＬＶＤＳ）技術がよく利用されている。図８に通常良く用いられるＬＶＤＳ伝送モデルの回路図を示す。
【０００３】
図中１００はグラウンド（ＧＮＤ）であり、２００は送信側ドライバＩＣであり３００は受信側レシーバＩＣである。送信側ドライバＩＣ２００と受信側レシーバＩＣ３００の間には、往路伝送線路１と復路伝送線路２により差動信号線路が構成されており、低電圧差動信号の伝送が行われている。往路伝送線路１と復路伝送線路２とは電気的特性が全く等しく形成されている。受信側レシーバＩＣ３００の入力端近傍には、往路伝送線路１と復路伝送線路２の間に抵抗３が接続されており、抵抗３により差動信号線路は終端されている。差動信号線路による差動インピーダンスが１００Ωで設計されたとすると、抵抗３には抵抗値が１００Ωのものを使用すれば、差動信号線路に流れるディファレンシャルモード電流成分は完全に整合して終端されることとなる。
【０００４】
しかしながら、図８に示した差動信号線路には、ディファレンシャルモード電流成分以外にコモンモード電流成分が流れており、このコモンモード電流成分により放射ノイズは発生する。（『差動信号伝送系の放射ノイズ解析』信学技報ＥＭＣＪ２００１−８５参照）。図８に示した終端回路におけるコモンモード電流成分１１０については回路上には流れる経路が無く、プリント配線板の持つ浮遊容量等を介してリターンするという状態になるため、放射ノイズが発生してしまう。
【０００５】
このようなコモンモード電流成分による放射ノイズの発生を抑制する方法として特開平１１−２０５１１８に示されたようなセンタタップ終端回路が知られている。特開平１１−２０５１１８に示されているＬＶＤＳ伝送モデルのセンタタップ終端回路の回路図を示す。
【０００６】
回路図を図９（ａ）に示す。図９（ａ）に示す様に、受信側レシーバＩＣ ３００の入力端近傍において、往路伝送線路１と復路伝送線路２との間に抵抗４、抵抗５が直列にして接続されている。また抵抗４と抵抗５との接続部とＧＮＤ１００との間にはキャパシタ６が接続されている。抵抗４、抵抗５及びキャパシタ６によりセンタタップ終端回路は構成されている。
【０００７】
また図９（ｂ）に図９（ａ）に示したセンタタップ終端回路をプリント配線板上において実現した場合の平面図を示す。図９（ｂ）において図９（ａ）に示した回路図に対応する部品には同じ符号を付してある。
【０００８】
図中５００はプリント配線板である。１は往路伝送線路であり銅箔パターンにより形成されている。２は復路伝送線路であり銅箔パターンにより形成されている。４、５は同じ抵抗値を持つ抵抗でありここではチップ抵抗が使用されている。６はキャパシタでありここではチップキャパシタが使用されている。往路伝送線路１と復路伝送線路２は図の左側に延びて不図示の送信側ドライバＩＣ ２００に接続されており、図の右側に延びてその近傍で不図示の受信側ドライバＩＣ３００と接続されている。１００はＧＮＤであり、往路伝送線路１と復路伝送線路２の外側にパターン状に形成されている。抵抗４、５は一方の端子がそれぞれランド２１、２２に実装されており、往路伝送線路１及び復路伝送線路２と電気的に接続されている。抵抗４、５の他方の端子は、往路伝送線路１と復路伝送線路２の内側においてランド２３、２４に実装されている。ランド２３とランド２４とは配線により電気的に接続されている。ランド２３とランド２４は往路伝送線路１及び復路伝送線路２と共に５０Ωの抵抗で接続されているため、差動信号線路の中心電位点にあたる。ランド２３、２４は更に他の配線によりランド２５と電気的に接続されている。ランド２５にはキャパシタ６の一方の端子が実装されている。キャパシタ６の他方の端子は復路伝送線路２をまたぐ形でＧＮＤ １００と電気的に接続されているランド２６に実装されている。
【０００９】
このようなセンタタップ終端回路により、往路伝送線路１とＧＮＤ１００とは抵抗４とキャパシタ７とにより接続され、また復路伝送線路２とＧＮＤ１００とは抵抗５とキャパシタ７により接続されることになる。そのため、コモンモード電流成分１１０は、抵抗４とキャパシタ７及び抵抗５とキャパシタ７のインピーダンスによって消費され、差動信号伝送路上のコモンモード電流成分に対するＧＮＤを流れるリターン電流１２０の経路が確保され、コモンモード電流成分１００による放射ノイズを抑制する事ができる。
【００１０】
【発明が解決しようとする課題】
しかしながら、使用する信号の高速化、高周波化に伴い、差動信号線路における差動インピーダンスの不整合によって発生するコモンモード電流成分による放射ノイズも問題となってきている（『差動伝送線路とミアンダ線路の電気的特性』エレクトロニクス実装学会誌Ｖｏｌ．４ Ｎｏ．７ ＮＯＶ．２００１参照）。
【００１１】
前述の図９（ａ）、（ｂ）における差動信号線路は、センタタップ終端回路を形成する事により、センタタップ終端回路の位置における往路伝送線路１と復路伝送線路２の間隔が、その他の位置における間隔よりも大幅に広がっている。図９（ｂ）における点線Ａの位置におけるプリント配線板の断面図を図１０（ａ）に、点線Ｂの位置における断面図を図１０（ｂ）に示す。差動信号線路の差動インピーダンスは、プリント配線版の断面形状における、往路伝送線路１と復路伝送線路２の線間距離と、往路伝送線路１及び復路伝送線路２とＧＮＤパターンとの距離によって変化する事が知られている。図１０（ａ）、（ｂ）において往路伝送線路１と復路伝送線路２との容量結合を５１、往路伝送線路１とＧＮＤ１００との容量結合を５２、復路伝送線路２とＧＮＤ１００との容量結合を５３として示す。図１０（ｂ）に場合、図１０（ａ）の場合に比べて、容量結合５２と容量結合５３は大きくは変化していないが、容量結合５１は大きく減少している。容量結合５１が減少すると差動インピーダンスは大幅に増大する。そのため、図１０（ａ）の点線Ａと点線Ｂの間で差動インピーダンスの不整合が生じ、信号の反射等によりコモンモード電流成分が発生してしまう。
【００１２】
この時の差動信号波形を横軸を時間、縦軸を電圧のグラフとして図１１に示す。図中６００は往路伝送線路１を伝送する信号であり、７００は復路伝送線路２を伝送する信号である。図１１から分かるように、差動インピーダンスの不整合により各信号６００、７００のｔｒ／ｔｆ特性は一致しておらず、スキューも発生している。そのため、差動信号線路に多くのコモンモード電流成分が発生し、放射ノイズを増大してしまう。
【００１３】
また、複数のチップ部品をプリント配線板に実装する場合、実装機の機械的な都合上、チップ部品とチップ部品の間には、ある一定の間隔を設ける事が必要とされている。その間隔は通常の２本の差動信号配線の間隔よりも大きい。そのため、図９（ａ）、（ｂ）に示すようなセンタタップ終端回路では、抵抗４と抵抗５の間にデッドスペースができてしまう。従って、往路伝送線路１と復路伝送線路２との間隔が広がる事により、差動インピーダンスが増加し、コモンモード電流成分が増加する更なる要因となっている。また、センタタップ終端回路の実装面積が広くなり、回路設計の自由度を著しく損なってしまうという課題もある。
【００１４】
【課題を解決するための手段】
このような課題を解決するために本発明においては、往路伝送線路と復路伝送線路からなる差動信号伝送線路の終端に、該往路伝送線路と復路伝送線路の間に、該差動信号伝送路の差動インピーダンスの概ね１／２となる抵抗値を持つ第１、第２の抵抗を直列にして接続し、該第１、第２の抵抗の接続部とプリント配線板のグラウンドとの間に、第１のキャパシタが接続されているセンタタップ終端回路において、該往路伝送線路と復路伝送線路はほぼ一定の間隔で配線されており、該第１、第２の抵抗素子と第１のキャパシタは該往路伝送線路と復路伝送線路の外側に配置されており、該接続部は往路伝送線路と復路伝送線路と立体的に交差するように形成されているセンタタップ終端回路を提供している。
【００１５】
また本発明においては、前記第１のキャパシタは、１０００ｐＦ以上の値を有するセンタタップ終端回路を提供している。
【００１６】
また本発明においては、前記差動信号伝送線路は、複数層からなる多層プリント配線板の一方の表面層に形成されており、前記第１のキャパシタは第１のバイアホールを介して、該表面層と異なる配線層に形成されたグラウンドに接続されているセンタタップ終端回路を提供している。
【００１７】
また本発明においては、前記接続部とプリント配線板のグラウンドとの間には、第１のキャパシタと直列に第３の抵抗素子が接続されており、該第３の抵抗の値は、前記差動信号伝送路のコモンモードインピーダンスから、前記第１または第２の抵抗素子の値の１／２を差し引いた値のであるセンタタップ終端回路を提供している。
【００１８】
また本発明においては、前記接続部とプリント配線板のグラウンドとの間には、前記第１のキャパシタと同じ容量値を持つ第２のキャパシタも接続されており、前記第１、第２の抵抗と第１、第２のキャパシタは、前記差動信号伝送線路に対して対称に配置されているセンタタップ終端回路を提供している。
【００１９】
また本発明においては、前記第１、第２のキャパシタは、１０００ｐＦ以上の値を有するセンタタップ終端回路を提供している。
【００２０】
また本発明においては、前記差動信号伝送線路は、複数層からなる多層プリント配線板の一方の表面層に形成されており、前記第１、第２のキャパシタは第１、第２のバイアホールを介して、該表面層と異なる配線層に形成されたＧＮＤに接続されているセンタタップ終端回路を提供している。
【００２１】
また本発明においては、前記接続部とプリント配線板のＧＮＤとの間には、第１のキャパシタと直列に第３の抵抗が接続され、第２のキャパシタと直列に第４の抵抗が接続されており、該第３、第４の抵抗素子の抵抗値は概ね、前記差動信号伝送路のコモンモードインピーダンスから、第１または第２の抵抗素子の値の１／２を差し引いた値の半分であるセンタタップ終端回路を提供している。
【００２２】
また本発明においては、前記接続部はジャンパー機能を有する部品により形成されているセンタタップ終端回路を提供している。
【００２３】
また本発明においては、前記接続部は、第３、第４のバイアホールにより前記表面層と異なる配線層に引き出された配線であるセンタタップ終端回路を提供している。
【００２４】
また本発明においては、前記センタタップ終端回路を有することを特徴とするセンタタップ終端回路を提供している。
【００２５】
【発明の実施の形態】
次に、本発明の実施の形態を図面を参照して説明する。
【００２６】
（第１の実施の形態）
図１（ａ）、（ｂ）は本発明の第１の実施の形態を示す、差動信号伝送線路のセンタタップ終端回路を示した図である。第１の実施の形態において、差動信号伝送線路の差動インピーダンスは１００Ωとする。
【００２７】
図１（ａ）は、ＬＶＤＳ伝送モデルのセンタタップ終端回路を示す回路図である。図１（ａ）に示した回路図は、図９（ａ）に示した回路図と電気的には全く同じ回路図であるが、説明の都合上、抵抗とキャパシタの配置とそれらを接続する配線が異なる位置に示されている。図１（ａ）において図９（ａ）と同じ部材には同じ符号が付してある。
【００２８】
図中１００はグラウンド（ＧＮＤ）であり、２００は送信側ドライバＩＣであり３００は受信側レシーバＩＣである。１は往路伝送線路であり、２は復路伝送線路である。往路伝送線路１と復路伝送線路２は、送信用ドライブＩＣ２００と、受信用レシーバＩＣ３００とを接続している。左側往路伝送線路１と復路伝送線路２とは電気的特性が等しく、差動信号伝送線路として構成し、送信用ドライブＩＣ２００から受信用レシーバＩＣ３００へ、低電圧差動信号を送信する。復路伝送線路２の入力端近傍において、往路伝送線路１には抵抗４の一端が、復路伝送線路２には抵抗５の一端が実装されている。抵抗４と抵抗５のそれぞれの他端は、往路伝送線路１及び復路伝送線路２と立体的に交差する様に配線する事で、電気的に接続されている。つまり、往路伝送線路１と復路伝送線路２の間に、抵抗４と抵抗５を直列にして接続している事になる。尚、往路伝送線路１及び復路伝送線路２とを接続する接続部はジャンパー機能を有する部材を使用している。抵抗４と抵抗５との接続部と、ＧＮＤ１００は、キャパシタ６を介して接続している。差動信号伝送線路の差動インピーダンスは１００Ωなので、デイファレンシンシャルモード電流成分を終端するため、抵抗４と抵抗５の抵抗値はそれぞれ５０Ωとしている。
【００２９】
また、キャパシタ６の容量値は１０００ｐＦ以上の値であることが望ましい。差動信号伝送路を同相で流れるノイズ電流の特性は、終端のＧＮＤから見たインピーダンス特性によって左右される。１０００ｐＦのキャパシタは、放射ノイズ規制周波数帯域３０ＭＨｚ〜１０００ＭＨｚにおいてインピーダンスが１〜６Ωになる。また、１００Ωの抵抗を２個並列に接続した終端抵抗のインピーダンスは２５Ωなので、終端のＧＮＤから見たインピーダンスが２５＋（１〜６）＝２６〜３１Ωとなる。キャパシタが接続されていない場合のＯＰＥＮ（〜∞Ω）な状態に対して非常に小さな値であり、放射ノイズを低減する効果を有する。
【００３０】
仮にキャパシタの容量値が１００ｐＦであると、同周波数帯域ではインピーダンスが３〜５０Ω程度になる。周波数によっては最大７５Ω程度の終端インピーダンスとなり、比較的大きな値であり、放射ノイズ低減効果が十分ではなくなる。また、キャパシタの容量値が０．０１ｕＦである場合は、３０ＭＨｚ〜１ＧＨｚにおいてインピーダンスが０．２〜６Ωであり、終端のＧＮＤからみたインピーダンスは２５．２〜３１Ωになる。この値は１０００ｐＦの場合とほとんど変わらないため、１０００ｐＦと同等の放射ノイズ抑制効果を有する。それ以上の値のキャパシタでも、特性はほとんど変化しない。
【００３１】
図１（ｂ）は、図１（ａ）に示す回路図を片面プリント配線板に形成したときの平面図である。図１（ｂ）において図１（ａ）に対応する部材には同じ符号が付してある。図１（ｂ）において、５００はプリント配線板である。１は銅箔パターンにより形成された往路伝送線路であり、２は銅箔パターンにより形成された復路伝送線路である。往路伝送線路１と復路伝送線路２の幅はそれぞれ１．２５ｍｍであり、それらの間隔は１．２５ｍｍである。４、５は５０Ωの抵抗値を有する抵抗で、ここではチップ抵抗を使用している。７、８は１０００ｐＦの容量を有するキャパシタで、ここではチップキャパシタを使用している。９はジャンパー部材であり、ここではチップジャンパーを使用している。往路伝送線路１と復路伝送線路２は図の左側に延びて不図示の送信側ドライバＩＣ ２００に接続されており、図の右側に延びてその近傍で不図示の受信側ドライバＩＣ ３００と接続されている。１００はＧＮＤであり、往路伝送線路１と復路伝送線路２の外側にパターン状に形成されている。
【００３２】
抵抗４の一方の端子はランド３１に実装されている。ランド３１は往路伝送線路１の外側に往路伝送線路１と電気的に接続して形成されているため、抵抗４と往路伝送線路１は電気的に接続される。抵抗５は一方の端子はランド３２に実装されている。ランド３２は復路伝送線路１の外側に復路伝送線路１と電気的に接続して形成されているため、抵抗４と復路伝送線路１は電気的に接続される。抵抗４の他方の端子はランド３３に実装されている。また抵抗５の他方の端子はランド３４に実装されている。ランド３３、３４は共に往路伝送線路１と復路伝送線路２の外側に形成されており、ランド３３はランド３５と、ランド３４はランド３６と電気的に接続されている。ランド３５とランド３６にはジャンパー部材９が、往路伝送線路１と復路伝送線路２をまたぐようにして実装されている。ランド３５、３６は往路伝送線路１及び復路伝送線路２と共に５０Ωの抵抗４、５で接続されているため、差動信号線路の中心電位点にあたる。ランド３６は他の配線によりランド３９と電気的に接続されている。ランド３９にはキャパシタ８の一方の端子も実装されている。キャパシタ８の他方の端子は、ＧＮＤ １００と電気的に接続されているランド４０に実装されている。尚、本実施の形態においてキャパシタ８は、復路伝送線路２の外側に形成されているが、本実施の形態はこれに限るものではなく、往路伝送線路１の外側に形成し、ランド３３に実装してもかまわない。
【００３３】
この様に、抵抗４、抵抗５、キャパシタ８及びジャンパー部材９を往路伝送線路１と復路伝送線路２に実装する事で、第１の実施の形態におけるセンタタップ終端回路は構成されている。本実施の形態では、抵抗４、抵抗５、キャパシタ８及びジャンパー部材９は、すべて往路伝送線路１と復路伝送線路２の外側に配置されているため、往路伝送線路１と復路伝送線路２の間隔は、センタタップ終端回路においても１．２５ｍｍの一定値に保つことができる。
【００３４】
図１（ｂ）における点線Ｃにおける断面図を図２（ａ）に、点線Ｄにおける断面図を図２（ｂ）に示す。図から分かるように、図２（ａ）と図２（ｂ）を比較すると、往路伝送線路１と復路伝送線路２との間隔、往路伝送線路１とＧＮＤ１００との間隔、復路伝送線路２とＧＮＤ１００との間隔は全く等しく、ほぼ同一の断面形状となっていると言える。つまり往路伝送線路１と復路伝送線路２との容量結合を５１、往路伝送線路１とＧＮＤ１００との容量結合を５２、復路伝送線路２とＧＮＤ１００との容量結合を５３とすると、図２（ａ）の容量結合５１、容量結合５２、容量結合５３と図２（ｂ）の容量結合５１、容量結合５２、容量結合５３とはほとんど差がない。これは、図１（ｂ）の点線Ｃの位置と点線Ｄの位置とにおける差動インピーダンスが同一であることを示している。点線Ｃ、Ｄの位置のみでなく、センタタップ終端回路部における往路伝送線路１と復路伝送線路２の間隔はすべて一定であるため、センタタップ終端回路での差動インピーダンスを一定にする事ができる。
【００３５】
この時の差動信号波形を横軸を時間、縦軸を電圧のグラフとして図３に示す。図中８００は往路伝送線路１を伝送する信号であり、９００は復路伝送線路２を伝送する信号である。図３から分かるように、各信号８００、９００のｔｒ／ｔｆ特性はほぼ一致しており、スキューも発生していない。つまり差動インピーダンスの不整合をおこす事なく、高品質の信号波形を保っていると言える。
【００３６】
このように、往路伝送線路１と復路伝送線路２の間隔は、センタタップ終端回路においても一定値に保つことにより、差動インピーダンスが一定となり、差動インピーダンスの不整合がなくなり、コモンモード電流成分の発生を大幅に抑制することができ、放射ノイズの発生を抑制する事ができる。
【００３７】
更に、図１（ｂ）において、抵抗４、５は実装機の機械的な都合上ある一定の間隔を設けなければ実装する事ができない。そのため抵抗４、５の間隔はある一定の間隔を設けて実装される。往路伝送線路１と復路伝送線路２の線幅は１．２５ｍｍであり、その間隔は１．２５ｍｍである。したがって本実施の形態では、抵抗４、抵抗５の最小の間隔に設定しても、その間に往路伝送線路１と復路伝送線路２を配置することができる。
【００３８】
したがって、抵抗４と抵抗５の間のデッドスペースがなくなり、抵抗４、抵抗５の外側の配線をなくすことができるため、センタタップ終端回路の差動信号線路方向の幅を、チップ抵抗４、抵抗５の実装可能な最小の幅にする事ができる。そのため、センタタップ終端回路の実装面積を少なくし、プリント配線板の高密度化を促進し、電子機器の小型化を実現することが可能になる。特にバス配線のように差動信号線が平行に何対も配置された回路においては、配線面積幅を細くすることは重要であり、センタタップ終端回路の差動信号線路方向の幅を細くする効果は顕著となる。
【００３９】
（第２の実施の形態）
図４（ａ）、（ｂ）は本発明の第２の実施の形態を示す、差動信号伝送線路のセンタタップ終端回路を示した図である。第２の実施の形態において、差動信号伝送線路の差動インピーダンスは１００Ωとする。
【００４０】
図４（ａ）は、ＬＶＤＳ伝送モデルのセンタタップ終端回路を示す回路図であり、図４（ｂ）は、図４（ａ）に示す回路図を片面プリント配線板に形成したときの平面図である。図４（ａ）、（ｂ）において図１（ａ）、（ｂ）と同じ部材には同じ符号が付してあり、その説明は省略する。
【００４１】
図４（ａ）に示した回路図は、図１（ａ）に示した回路に、キャパシタ７を負荷した回路である。図４（ｂ）において、キャパシタ７の一方の端子はランド３５と電気的に接続されたランド３７に実装されている。キャパシタ７の他方の端子は、ＧＮＤ１００と電気的に接続されたランド３８に実装されている。つまり往路伝送線路１の外側と復路伝送線路２の外側の両方にキャパシタが形成される事となる。この時キャパシタ７、８の容量値は、第１の実施の形態に示した、チップキャパシタが１個の場合の半分の値にする事で同じ効果が得られる。したがって、キャパシタ７、８の値は１０００ｐＦとしている。
【００４２】
本実施の形態によれば、往路伝送線路１及び復路伝送線路２の左右が、物理的に対称になるように形成されているため、前述の第１の実施の形態に比べ、差動信号伝送線路の差動インピーダンスはより安定する。そのため、差動インピーダンスの不整合がなくなり、伝送する差動信号の品質を更に向上させ、コモンモード電流成分の発生を更に抑制することができ、放射ノイズの発生を抑制する事ができる。
【００４３】
（第３の実施の形態）
図５（ａ）、（ｂ）は本発明の第３の実施の形態を示す、差動信号伝送線路のセンタタップ終端回路を示した図である。第３の実施の形態において、差動信号伝送線路の差動インピーダンスは１００Ωとする。
【００４４】
図５（ａ）は、ＬＶＤＳ伝送モデルのセンタタップ終端回路を示す回路図であり、図５（ｂ）は、図５（ａ）に示す回路図を片面プリント配線板に形成したときの平面図である。図６（ａ）、（ｂ）において図４（ａ）、（ｂ）と同じ部材には同じ符号が付してあり、その説明は省略する。
【００４５】
図５（ａ）に示した回路図は、図４（ａ）に示した回路のキャパシタ７、８とジャンパー部材９との間に、キャパシタ７、８のそれぞれと直列に接続された抵抗１１、１２を配置した回路である。図５（ｂ）において、抵抗１１の一端はランド３５と電気的に接続されたランド４１に実装されており、抵抗１１の他端はランド３７と電気的に接続されたランド４２実装されている。また、抵抗１２の一端はランド３６と電気的に接続されたランド４３に実装されており、抵抗１２の他端はランド３９と電気的に接続されたランド４３実装されている。
【００４６】
抵抗１１、１２の抵抗値は、コモンモード電流成分に対する終端の抵抗成分の抵抗値（（抵抗１１の抵抗値／２＋抵抗４の抵抗値／２）もしくは、（抵抗１２の抵抗値／２＋抵抗５の抵抗値／２））が差動信号線路のコモンモードインピーダンスと整合するように選択される。抵抗４及び抵抗５の抵抗値は共に５０Ωであり、コモンモードインピーダンスは約６０Ωであるので、抵抗１１、１２の抵抗値はそれぞれ７０Ωに設定している。キャパシタ７、８の容量値は第２の実施の形態と同様に１０００ｐＦとしている。
【００４７】
尚、本実施の形態では、キャパシタ７、抵抗１１もしくは、キャパシタ８、抵抗１２の順にＧＮＤ １００から実装されているが、これに限られるものではなく、抵抗１１、キャパシタ７もしくは、抵抗１２、キャパシタ８の順に実装してもかまわない。
【００４８】
また、キャパシタ７、８及び抵抗１１、１２は、差動信号線路の両側に形成されているが、第１の実施の形態と同様に、片側だけに形成する事もできる。この時のキャパシタの容量値は１０００ｐＦ、抵抗９の値は３５Ωとすれば良い。
【００４９】
このような第３に実施の形態に示したセンタタップ終端回路を構成する事により、前述の第１、第２の実施の形態の効果に加え、抵抗１１、１２の効果のため、コモンモード電流成分を更に抑制する事ができ、放射ノイズを抑制できる。
【００５０】
（第４の実施の形態）
図６（ａ）、（ｂ）は本発明の第４の実施の形態を示す、差動信号伝送線路のセンタタップ終端回路を示した図である。本実施の形態は、差動信号伝送線路に配置したセンタタップ終端回路を多層プリント配線板に形成したものである。第４の実施の形態において、差動信号伝送線路の差動インピーダンスは１００Ωとする。
【００５１】
図６（ａ）は、ＬＶＤＳ伝送モデルのセンタタップ終端回路を示す回路図であり、図６（ｂ）は、図６（ａ）に示す回路図を多層プリント配線板に形成したときの平面図である。図７（ａ）、（ｂ）において図４（ａ）、（ｂ）と同じ部材には同じ符号が付してあり、その説明は省略する。
【００５２】
図６（ａ）に示した回路図は、図４（ａ）に示した回路と全く同じである。図６（ｂ）においては、図４（ｂ）に示したＧＮＤ１００のかわりに、プリント配線板の裏面または他の配線層に不図示のＧＮＤ１００となるベタパターンが形成されている。したがって、キャパシタ７が接続されているランド３８はバイアホール５１により、裏面もしくは他の配線層のＧＮＤ１００となるベタパターンに接続されている。同様にキャパシタ８が接続されているランド４０はバイアホール５２により、裏面もしくは他の配線層のＧＮＤ１００となるベタパターンに接続されている。
【００５３】
このような第４に実施の形態に示したセンタタップ終端回路を構成する事により、前述の第１、第２の実施の形態の効果に加え、多層プリント配線板であっても、前述の第１、第２の実施の形態の効果と同じ効果を得る事ができる。
【００５４】
また図７に示す様に、図６（ｂ）のランド３５、３６の位置にバイアホール５３、５４を形成する事により、ジャンパー部材９のかわりに、裏面もしくは他の配線層に形成された配線５５を使用する事ができる。配線５５を使用する事により、ジャンパー部材９が必要ないので、部品コスト、製造コストを削減する事ができる。
【００５５】
【発明の効果】
以上説明したように、本発明のセンタタップ終端回路によれば、差動信号伝送線路を形成する往路伝送線路と復路伝送線路の間に、同じ抵抗値を持つ第１、第２の抵抗を直列にして接続し、２つの抵抗の接続部とプリント配線板のＧＮＤとの間に、第１のキャパシタが接続されているセンタタップ終端回路で、往路伝送線路と復路伝送線路はほぼ一定の間隔で配線され、抵抗とキャパシタは往路伝送線路と復路伝送線路の外側に配置され、該接続部は往路伝送線路と復路伝送線路と立体的に交差するように形成されている。これによりプリント配線板において、センタタップ終端回路を構成しても往路伝送線路と復路伝送線路の間隔を一定にする事ができる。そのため、差動信号のｔｒ／ｔｆ特性をほぼ一致させ、スキューの発生も防止することができる。つまり差動インピーダンスの不整合をおこす事なく、高品質の信号波形をもつ事ができコモンモード電流成分の発生を大幅に抑制する事ができ、放射ノイズの発生も抑制することができる。
【００５６】
また従来必要としていた、実装機の構造上生じてしまうチップ部品とチップ部品の間の所定間隔のデッドスペースを利用して、差動信号伝送線路を設けているため、センタタップ終端回路の差動信号線路方向の幅を、チップ部品の実装可能な最小の幅にする事ができる。そのため、センタタップ終端回路の実装面積を少なくし、プリント配線板の高密度化を促進し、電子機器の小型化を実現することが可能になる。特にバス配線のように差動信号線が平行に何対も配置された回路においては、配線面積幅を補足することは重要であり、センタタップ終端回路の差動信号線路方向の幅を細くする効果は顕著となる。
【００５７】
また、前記２つの抵抗の接続部とプリント配線板のＧＮＤとの間には、前記第１のキャパシタと同じ容量値を持つ第２のキャパシタも接続されており、前記第１、第２の抵抗と第１、第２のキャパシタを差動信号伝送線路に対して対称に配置する事により、差動信号伝送線路の差動インピーダンスを更に安定させる事ができ、放射ノイズの発生を更に抑制する事ができる。
【００５８】
また、前記接続部とプリント配線板のＧＮＤとの間には、第１キャパシタと直列に第３の抵抗、及び第２キャパシタと直列に第４の抵抗を接続し、該第３及び第４の抵抗の抵抗値を差動信号伝送路のコモンモードインピーダンスとＧＮＤから見た終端のインピーダンスが整合するように決定すると事により、よりセンタタップ終端の効果が大きくなる為、コモンモード電流成分を更に抑制する事ができ、放射ノイズを抑制する事ができる。
【００５９】
また、前記差動信号伝送線路が多層プリント配線板の一方の表面層に形成されている場合、前記接続部は、第３、第４のバイアホールにより前記表面層と異なる配線層に引き出された配線により形成する事により、ジャンパー部材等を必要としないため、部品コスト、製造コストを削減する事ができる。
【図面の簡単な説明】
【図１】（ａ）は第１の実施の形態を示すＬＶＤＳ伝送モデルのセンタタップ終端回路を示す回路図
（ｂ）は図１（ａ）に示す回路図を片面プリント配線板に形成したときの平面図
【図２】（ａ）は図１（ｂ）の点線Ｃにおける断面図
（ｂ）は図１（ｂ）の点線Ｄにおける断面図
【図３】第１の実施の形態における差動信号波形を示すグラフ
【図４】（ａ）は第２の実施の形態を示すＬＶＤＳ伝送モデルのセンタタップ終端回路を示す回路図
（ｂ）は図４（ａ）に示す回路図を片面プリント配線板に形成したときの平面図
【図５】（ａ）は第３の実施の形態を示すＬＶＤＳ伝送モデルのセンタタップ終端回路を示す回路図
（ｂ）は図３（ａ）に示す回路図を片面プリント配線板に形成したときの平面図
【図６】（ａ）は第４の実施の形態を示すＬＶＤＳ伝送モデルのセンタタップ終端回路を示す回路図
（ｂ）は図４（ａ）に示す回路図を多層プリント配線板に形成したときの平面図
【図７】図４（ａ）に示す回路図を多層プリント配線板に形成したときの平面図
【図８】従来のＬＶＤＳ伝送モデルの終端回路を示す回路図
【図９】（ａ）は従来の技術におけるＬＶＤＳ伝送モデルのセンタタップ終端回路を示す回路図
（ｂ）は図９（ａ）に示す回路図をプリント配線板に形成したときの平面図
【図１０】（ａ）は図９（ｂ）の点線Ａにおける断面図
（ｂ）は図９（ｂ）の点線Ｂにおける断面図
【図１１】従来の技術における差動信号波形を示すグラフ
【符号の説明】
１ 往路伝送線路
２ 復路伝送線路
３、４、５、１１、１２ 抵抗
６、７、８ キャパシタ
９ ジャンパー部材
２１〜２６、３１〜４４ ランド
５１〜５４ バイアホール
５５ 配線
１００ グラウンド
２００ 送信側ドライブＩＣ
３００ 受信側レシーバＩＣ
５００ プリント配線板
【０００１】
【発明の属する技術分野】
本発明はプリント配線板上の配線パターンやケーブルなどにより、高速な差動信号を伝送する差動信号配線におけるセンタタップ終端回路に関するものである。
【０００２】
【従来の技術】
近年、高速信号をプリント配線板やケーブルで伝送する場合、放射ノイズを抑制するために低電圧差動信号伝送（Ｌｏｗ Ｖｏｌｔａｇｅ Ｄｉｆｆｅｒｅｎｔｉａｌ Ｓｉｇｎａｌｉｎｇ：ＬＶＤＳ）技術がよく利用されている。図８に通常良く用いられるＬＶＤＳ伝送モデルの回路図を示す。
【０００３】
図中１００はグラウンド（ＧＮＤ）であり、２００は送信側ドライバＩＣであり３００は受信側レシーバＩＣである。送信側ドライバＩＣ２００と受信側レシーバＩＣ３００の間には、往路伝送線路１と復路伝送線路２により差動信号線路が構成されており、低電圧差動信号の伝送が行われている。往路伝送線路１と復路伝送線路２とは電気的特性が全く等しく形成されている。受信側レシーバＩＣ３００の入力端近傍には、往路伝送線路１と復路伝送線路２の間に抵抗３が接続されており、抵抗３により差動信号線路は終端されている。差動信号線路による差動インピーダンスが１００Ωで設計されたとすると、抵抗３には抵抗値が１００Ωのものを使用すれば、差動信号線路に流れるディファレンシャルモード電流成分は完全に整合して終端されることとなる。
【０００４】
しかしながら、図８に示した差動信号線路には、ディファレンシャルモード電流成分以外にコモンモード電流成分が流れており、このコモンモード電流成分により放射ノイズは発生する。（『差動信号伝送系の放射ノイズ解析』信学技報ＥＭＣＪ２００１−８５参照）。図８に示した終端回路におけるコモンモード電流成分１１０については回路上には流れる経路が無く、プリント配線板の持つ浮遊容量等を介してリターンするという状態になるため、放射ノイズが発生してしまう。
【０００５】
このようなコモンモード電流成分による放射ノイズの発生を抑制する方法として特開平１１−２０５１１８に示されたようなセンタタップ終端回路が知られている。特開平１１−２０５１１８に示されているＬＶＤＳ伝送モデルのセンタタップ終端回路の回路図を示す。
【０００６】
回路図を図９（ａ）に示す。図９（ａ）に示す様に、受信側レシーバＩＣ ３００の入力端近傍において、往路伝送線路１と復路伝送線路２との間に抵抗４、抵抗５が直列にして接続されている。また抵抗４と抵抗５との接続部とＧＮＤ１００との間にはキャパシタ６が接続されている。抵抗４、抵抗５及びキャパシタ６によりセンタタップ終端回路は構成されている。
【０００７】
また図９（ｂ）に図９（ａ）に示したセンタタップ終端回路をプリント配線板上において実現した場合の平面図を示す。図９（ｂ）において図９（ａ）に示した回路図に対応する部品には同じ符号を付してある。
【０００８】
図中５００はプリント配線板である。１は往路伝送線路であり銅箔パターンにより形成されている。２は復路伝送線路であり銅箔パターンにより形成されている。４、５は同じ抵抗値を持つ抵抗でありここではチップ抵抗が使用されている。６はキャパシタでありここではチップキャパシタが使用されている。往路伝送線路１と復路伝送線路２は図の左側に延びて不図示の送信側ドライバＩＣ ２００に接続されており、図の右側に延びてその近傍で不図示の受信側ドライバＩＣ３００と接続されている。１００はＧＮＤであり、往路伝送線路１と復路伝送線路２の外側にパターン状に形成されている。抵抗４、５は一方の端子がそれぞれランド２１、２２に実装されており、往路伝送線路１及び復路伝送線路２と電気的に接続されている。抵抗４、５の他方の端子は、往路伝送線路１と復路伝送線路２の内側においてランド２３、２４に実装されている。ランド２３とランド２４とは配線により電気的に接続されている。ランド２３とランド２４は往路伝送線路１及び復路伝送線路２と共に５０Ωの抵抗で接続されているため、差動信号線路の中心電位点にあたる。ランド２３、２４は更に他の配線によりランド２５と電気的に接続されている。ランド２５にはキャパシタ６の一方の端子が実装されている。キャパシタ６の他方の端子は復路伝送線路２をまたぐ形でＧＮＤ １００と電気的に接続されているランド２６に実装されている。
【０００９】
このようなセンタタップ終端回路により、往路伝送線路１とＧＮＤ１００とは抵抗４とキャパシタ７とにより接続され、また復路伝送線路２とＧＮＤ１００とは抵抗５とキャパシタ７により接続されることになる。そのため、コモンモード電流成分１１０は、抵抗４とキャパシタ７及び抵抗５とキャパシタ７のインピーダンスによって消費され、差動信号伝送路上のコモンモード電流成分に対するＧＮＤを流れるリターン電流１２０の経路が確保され、コモンモード電流成分１００による放射ノイズを抑制する事ができる。
【００１０】
【発明が解決しようとする課題】
しかしながら、使用する信号の高速化、高周波化に伴い、差動信号線路における差動インピーダンスの不整合によって発生するコモンモード電流成分による放射ノイズも問題となってきている（『差動伝送線路とミアンダ線路の電気的特性』エレクトロニクス実装学会誌Ｖｏｌ．４ Ｎｏ．７ ＮＯＶ．２００１参照）。
【００１１】
前述の図９（ａ）、（ｂ）における差動信号線路は、センタタップ終端回路を形成する事により、センタタップ終端回路の位置における往路伝送線路１と復路伝送線路２の間隔が、その他の位置における間隔よりも大幅に広がっている。図９（ｂ）における点線Ａの位置におけるプリント配線板の断面図を図１０（ａ）に、点線Ｂの位置における断面図を図１０（ｂ）に示す。差動信号線路の差動インピーダンスは、プリント配線版の断面形状における、往路伝送線路１と復路伝送線路２の線間距離と、往路伝送線路１及び復路伝送線路２とＧＮＤパターンとの距離によって変化する事が知られている。図１０（ａ）、（ｂ）において往路伝送線路１と復路伝送線路２との容量結合を５１、往路伝送線路１とＧＮＤ１００との容量結合を５２、復路伝送線路２とＧＮＤ１００との容量結合を５３として示す。図１０（ｂ）に場合、図１０（ａ）の場合に比べて、容量結合５２と容量結合５３は大きくは変化していないが、容量結合５１は大きく減少している。容量結合５１が減少すると差動インピーダンスは大幅に増大する。そのため、図１０（ａ）の点線Ａと点線Ｂの間で差動インピーダンスの不整合が生じ、信号の反射等によりコモンモード電流成分が発生してしまう。
【００１２】
この時の差動信号波形を横軸を時間、縦軸を電圧のグラフとして図１１に示す。図中６００は往路伝送線路１を伝送する信号であり、７００は復路伝送線路２を伝送する信号である。図１１から分かるように、差動インピーダンスの不整合により各信号６００、７００のｔｒ／ｔｆ特性は一致しておらず、スキューも発生している。そのため、差動信号線路に多くのコモンモード電流成分が発生し、放射ノイズを増大してしまう。
【００１３】
また、複数のチップ部品をプリント配線板に実装する場合、実装機の機械的な都合上、チップ部品とチップ部品の間には、ある一定の間隔を設ける事が必要とされている。その間隔は通常の２本の差動信号配線の間隔よりも大きい。そのため、図９（ａ）、（ｂ）に示すようなセンタタップ終端回路では、抵抗４と抵抗５の間にデッドスペースができてしまう。従って、往路伝送線路１と復路伝送線路２との間隔が広がる事により、差動インピーダンスが増加し、コモンモード電流成分が増加する更なる要因となっている。また、センタタップ終端回路の実装面積が広くなり、回路設計の自由度を著しく損なってしまうという課題もある。
【００１４】
【課題を解決するための手段】
このような課題を解決するために本発明においては、往路伝送線路と復路伝送線路からなる差動信号伝送線路の終端に、該往路伝送線路と復路伝送線路の間に、該差動信号伝送路の差動インピーダンスの概ね１／２となる抵抗値を持つ第１、第２の抵抗を直列にして接続し、該第１、第２の抵抗の接続部とプリント配線板のグラウンドとの間に、第１のキャパシタが接続されているセンタタップ終端回路において、該往路伝送線路と復路伝送線路はほぼ一定の間隔で配線されており、該第１、第２の抵抗素子と第１のキャパシタは該往路伝送線路と復路伝送線路の外側に配置されており、該接続部は往路伝送線路と復路伝送線路と立体的に交差するように形成されているセンタタップ終端回路を提供している。
【００１５】
また本発明においては、前記第１のキャパシタは、１０００ｐＦ以上の値を有するセンタタップ終端回路を提供している。
【００１６】
また本発明においては、前記差動信号伝送線路は、複数層からなる多層プリント配線板の一方の表面層に形成されており、前記第１のキャパシタは第１のバイアホールを介して、該表面層と異なる配線層に形成されたグラウンドに接続されているセンタタップ終端回路を提供している。
【００１７】
また本発明においては、前記接続部とプリント配線板のグラウンドとの間には、第１のキャパシタと直列に第３の抵抗素子が接続されており、該第３の抵抗の値は、前記差動信号伝送路のコモンモードインピーダンスから、前記第１または第２の抵抗素子の値の１／２を差し引いた値のであるセンタタップ終端回路を提供している。
【００１８】
また本発明においては、前記接続部とプリント配線板のグラウンドとの間には、前記第１のキャパシタと同じ容量値を持つ第２のキャパシタも接続されており、前記第１、第２の抵抗と第１、第２のキャパシタは、前記差動信号伝送線路に対して対称に配置されているセンタタップ終端回路を提供している。
【００１９】
また本発明においては、前記第１、第２のキャパシタは、１０００ｐＦ以上の値を有するセンタタップ終端回路を提供している。
【００２０】
また本発明においては、前記差動信号伝送線路は、複数層からなる多層プリント配線板の一方の表面層に形成されており、前記第１、第２のキャパシタは第１、第２のバイアホールを介して、該表面層と異なる配線層に形成されたＧＮＤに接続されているセンタタップ終端回路を提供している。
【００２１】
また本発明においては、前記接続部とプリント配線板のＧＮＤとの間には、第１のキャパシタと直列に第３の抵抗が接続され、第２のキャパシタと直列に第４の抵抗が接続されており、該第３、第４の抵抗素子の抵抗値は概ね、前記差動信号伝送路のコモンモードインピーダンスから、第１または第２の抵抗素子の値の１／２を差し引いた値の半分であるセンタタップ終端回路を提供している。
【００２２】
また本発明においては、前記接続部はジャンパー機能を有する部品により形成されているセンタタップ終端回路を提供している。
【００２３】
また本発明においては、前記接続部は、第３、第４のバイアホールにより前記表面層と異なる配線層に引き出された配線であるセンタタップ終端回路を提供している。
【００２４】
また本発明においては、前記センタタップ終端回路を有することを特徴とするセンタタップ終端回路を提供している。
【００２５】
【発明の実施の形態】
次に、本発明の実施の形態を図面を参照して説明する。
【００２６】
（第１の実施の形態）
図１（ａ）、（ｂ）は本発明の第１の実施の形態を示す、差動信号伝送線路のセンタタップ終端回路を示した図である。第１の実施の形態において、差動信号伝送線路の差動インピーダンスは１００Ωとする。
【００２７】
図１（ａ）は、ＬＶＤＳ伝送モデルのセンタタップ終端回路を示す回路図である。図１（ａ）に示した回路図は、図９（ａ）に示した回路図と電気的には全く同じ回路図であるが、説明の都合上、抵抗とキャパシタの配置とそれらを接続する配線が異なる位置に示されている。図１（ａ）において図９（ａ）と同じ部材には同じ符号が付してある。
【００２８】
図中１００はグラウンド（ＧＮＤ）であり、２００は送信側ドライバＩＣであり３００は受信側レシーバＩＣである。１は往路伝送線路であり、２は復路伝送線路である。往路伝送線路１と復路伝送線路２は、送信用ドライブＩＣ２００と、受信用レシーバＩＣ３００とを接続している。左側往路伝送線路１と復路伝送線路２とは電気的特性が等しく、差動信号伝送線路として構成し、送信用ドライブＩＣ２００から受信用レシーバＩＣ３００へ、低電圧差動信号を送信する。復路伝送線路２の入力端近傍において、往路伝送線路１には抵抗４の一端が、復路伝送線路２には抵抗５の一端が実装されている。抵抗４と抵抗５のそれぞれの他端は、往路伝送線路１及び復路伝送線路２と立体的に交差する様に配線する事で、電気的に接続されている。つまり、往路伝送線路１と復路伝送線路２の間に、抵抗４と抵抗５を直列にして接続している事になる。尚、往路伝送線路１及び復路伝送線路２とを接続する接続部はジャンパー機能を有する部材を使用している。抵抗４と抵抗５との接続部と、ＧＮＤ１００は、キャパシタ６を介して接続している。差動信号伝送線路の差動インピーダンスは１００Ωなので、デイファレンシンシャルモード電流成分を終端するため、抵抗４と抵抗５の抵抗値はそれぞれ５０Ωとしている。
【００２９】
また、キャパシタ６の容量値は１０００ｐＦ以上の値であることが望ましい。差動信号伝送路を同相で流れるノイズ電流の特性は、終端のＧＮＤから見たインピーダンス特性によって左右される。１０００ｐＦのキャパシタは、放射ノイズ規制周波数帯域３０ＭＨｚ〜１０００ＭＨｚにおいてインピーダンスが１〜６Ωになる。また、１００Ωの抵抗を２個並列に接続した終端抵抗のインピーダンスは２５Ωなので、終端のＧＮＤから見たインピーダンスが２５＋（１〜６）＝２６〜３１Ωとなる。キャパシタが接続されていない場合のＯＰＥＮ（〜∞Ω）な状態に対して非常に小さな値であり、放射ノイズを低減する効果を有する。
【００３０】
仮にキャパシタの容量値が１００ｐＦであると、同周波数帯域ではインピーダンスが３〜５０Ω程度になる。周波数によっては最大７５Ω程度の終端インピーダンスとなり、比較的大きな値であり、放射ノイズ低減効果が十分ではなくなる。また、キャパシタの容量値が０．０１ｕＦである場合は、３０ＭＨｚ〜１ＧＨｚにおいてインピーダンスが０．２〜６Ωであり、終端のＧＮＤからみたインピーダンスは２５．２〜３１Ωになる。この値は１０００ｐＦの場合とほとんど変わらないため、１０００ｐＦと同等の放射ノイズ抑制効果を有する。それ以上の値のキャパシタでも、特性はほとんど変化しない。
【００３１】
図１（ｂ）は、図１（ａ）に示す回路図を片面プリント配線板に形成したときの平面図である。図１（ｂ）において図１（ａ）に対応する部材には同じ符号が付してある。図１（ｂ）において、５００はプリント配線板である。１は銅箔パターンにより形成された往路伝送線路であり、２は銅箔パターンにより形成された復路伝送線路である。往路伝送線路１と復路伝送線路２の幅はそれぞれ１．２５ｍｍであり、それらの間隔は１．２５ｍｍである。４、５は５０Ωの抵抗値を有する抵抗で、ここではチップ抵抗を使用している。７、８は１０００ｐＦの容量を有するキャパシタで、ここではチップキャパシタを使用している。９はジャンパー部材であり、ここではチップジャンパーを使用している。往路伝送線路１と復路伝送線路２は図の左側に延びて不図示の送信側ドライバＩＣ ２００に接続されており、図の右側に延びてその近傍で不図示の受信側ドライバＩＣ ３００と接続されている。１００はＧＮＤであり、往路伝送線路１と復路伝送線路２の外側にパターン状に形成されている。
【００３２】
抵抗４の一方の端子はランド３１に実装されている。ランド３１は往路伝送線路１の外側に往路伝送線路１と電気的に接続して形成されているため、抵抗４と往路伝送線路１は電気的に接続される。抵抗５は一方の端子はランド３２に実装されている。ランド３２は復路伝送線路１の外側に復路伝送線路１と電気的に接続して形成されているため、抵抗４と復路伝送線路１は電気的に接続される。抵抗４の他方の端子はランド３３に実装されている。また抵抗５の他方の端子はランド３４に実装されている。ランド３３、３４は共に往路伝送線路１と復路伝送線路２の外側に形成されており、ランド３３はランド３５と、ランド３４はランド３６と電気的に接続されている。ランド３５とランド３６にはジャンパー部材９が、往路伝送線路１と復路伝送線路２をまたぐようにして実装されている。ランド３５、３６は往路伝送線路１及び復路伝送線路２と共に５０Ωの抵抗４、５で接続されているため、差動信号線路の中心電位点にあたる。ランド３６は他の配線によりランド３９と電気的に接続されている。ランド３９にはキャパシタ８の一方の端子も実装されている。キャパシタ８の他方の端子は、ＧＮＤ １００と電気的に接続されているランド４０に実装されている。尚、本実施の形態においてキャパシタ８は、復路伝送線路２の外側に形成されているが、本実施の形態はこれに限るものではなく、往路伝送線路１の外側に形成し、ランド３３に実装してもかまわない。
【００３３】
この様に、抵抗４、抵抗５、キャパシタ８及びジャンパー部材９を往路伝送線路１と復路伝送線路２に実装する事で、第１の実施の形態におけるセンタタップ終端回路は構成されている。本実施の形態では、抵抗４、抵抗５、キャパシタ８及びジャンパー部材９は、すべて往路伝送線路１と復路伝送線路２の外側に配置されているため、往路伝送線路１と復路伝送線路２の間隔は、センタタップ終端回路においても１．２５ｍｍの一定値に保つことができる。
【００３４】
図１（ｂ）における点線Ｃにおける断面図を図２（ａ）に、点線Ｄにおける断面図を図２（ｂ）に示す。図から分かるように、図２（ａ）と図２（ｂ）を比較すると、往路伝送線路１と復路伝送線路２との間隔、往路伝送線路１とＧＮＤ１００との間隔、復路伝送線路２とＧＮＤ１００との間隔は全く等しく、ほぼ同一の断面形状となっていると言える。つまり往路伝送線路１と復路伝送線路２との容量結合を５１、往路伝送線路１とＧＮＤ１００との容量結合を５２、復路伝送線路２とＧＮＤ１００との容量結合を５３とすると、図２（ａ）の容量結合５１、容量結合５２、容量結合５３と図２（ｂ）の容量結合５１、容量結合５２、容量結合５３とはほとんど差がない。これは、図１（ｂ）の点線Ｃの位置と点線Ｄの位置とにおける差動インピーダンスが同一であることを示している。点線Ｃ、Ｄの位置のみでなく、センタタップ終端回路部における往路伝送線路１と復路伝送線路２の間隔はすべて一定であるため、センタタップ終端回路での差動インピーダンスを一定にする事ができる。
【００３５】
この時の差動信号波形を横軸を時間、縦軸を電圧のグラフとして図３に示す。図中８００は往路伝送線路１を伝送する信号であり、９００は復路伝送線路２を伝送する信号である。図３から分かるように、各信号８００、９００のｔｒ／ｔｆ特性はほぼ一致しており、スキューも発生していない。つまり差動インピーダンスの不整合をおこす事なく、高品質の信号波形を保っていると言える。
【００３６】
このように、往路伝送線路１と復路伝送線路２の間隔は、センタタップ終端回路においても一定値に保つことにより、差動インピーダンスが一定となり、差動インピーダンスの不整合がなくなり、コモンモード電流成分の発生を大幅に抑制することができ、放射ノイズの発生を抑制する事ができる。
【００３７】
更に、図１（ｂ）において、抵抗４、５は実装機の機械的な都合上ある一定の間隔を設けなければ実装する事ができない。そのため抵抗４、５の間隔はある一定の間隔を設けて実装される。往路伝送線路１と復路伝送線路２の線幅は１．２５ｍｍであり、その間隔は１．２５ｍｍである。したがって本実施の形態では、抵抗４、抵抗５の最小の間隔に設定しても、その間に往路伝送線路１と復路伝送線路２を配置することができる。
【００３８】
したがって、抵抗４と抵抗５の間のデッドスペースがなくなり、抵抗４、抵抗５の外側の配線をなくすことができるため、センタタップ終端回路の差動信号線路方向の幅を、チップ抵抗４、抵抗５の実装可能な最小の幅にする事ができる。そのため、センタタップ終端回路の実装面積を少なくし、プリント配線板の高密度化を促進し、電子機器の小型化を実現することが可能になる。特にバス配線のように差動信号線が平行に何対も配置された回路においては、配線面積幅を細くすることは重要であり、センタタップ終端回路の差動信号線路方向の幅を細くする効果は顕著となる。
【００３９】
（第２の実施の形態）
図４（ａ）、（ｂ）は本発明の第２の実施の形態を示す、差動信号伝送線路のセンタタップ終端回路を示した図である。第２の実施の形態において、差動信号伝送線路の差動インピーダンスは１００Ωとする。
【００４０】
図４（ａ）は、ＬＶＤＳ伝送モデルのセンタタップ終端回路を示す回路図であり、図４（ｂ）は、図４（ａ）に示す回路図を片面プリント配線板に形成したときの平面図である。図４（ａ）、（ｂ）において図１（ａ）、（ｂ）と同じ部材には同じ符号が付してあり、その説明は省略する。
【００４１】
図４（ａ）に示した回路図は、図１（ａ）に示した回路に、キャパシタ７を負荷した回路である。図４（ｂ）において、キャパシタ７の一方の端子はランド３５と電気的に接続されたランド３７に実装されている。キャパシタ７の他方の端子は、ＧＮＤ１００と電気的に接続されたランド３８に実装されている。つまり往路伝送線路１の外側と復路伝送線路２の外側の両方にキャパシタが形成される事となる。この時キャパシタ７、８の容量値は、第１の実施の形態に示した、チップキャパシタが１個の場合の半分の値にする事で同じ効果が得られる。したがって、キャパシタ７、８の値は１０００ｐＦとしている。
【００４２】
本実施の形態によれば、往路伝送線路１及び復路伝送線路２の左右が、物理的に対称になるように形成されているため、前述の第１の実施の形態に比べ、差動信号伝送線路の差動インピーダンスはより安定する。そのため、差動インピーダンスの不整合がなくなり、伝送する差動信号の品質を更に向上させ、コモンモード電流成分の発生を更に抑制することができ、放射ノイズの発生を抑制する事ができる。
【００４３】
（第３の実施の形態）
図５（ａ）、（ｂ）は本発明の第３の実施の形態を示す、差動信号伝送線路のセンタタップ終端回路を示した図である。第３の実施の形態において、差動信号伝送線路の差動インピーダンスは１００Ωとする。
【００４４】
図５（ａ）は、ＬＶＤＳ伝送モデルのセンタタップ終端回路を示す回路図であり、図５（ｂ）は、図５（ａ）に示す回路図を片面プリント配線板に形成したときの平面図である。図６（ａ）、（ｂ）において図４（ａ）、（ｂ）と同じ部材には同じ符号が付してあり、その説明は省略する。
【００４５】
図５（ａ）に示した回路図は、図４（ａ）に示した回路のキャパシタ７、８とジャンパー部材９との間に、キャパシタ７、８のそれぞれと直列に接続された抵抗１１、１２を配置した回路である。図５（ｂ）において、抵抗１１の一端はランド３５と電気的に接続されたランド４１に実装されており、抵抗１１の他端はランド３７と電気的に接続されたランド４２実装されている。また、抵抗１２の一端はランド３６と電気的に接続されたランド４３に実装されており、抵抗１２の他端はランド３９と電気的に接続されたランド４３実装されている。
【００４６】
抵抗１１、１２の抵抗値は、コモンモード電流成分に対する終端の抵抗成分の抵抗値（（抵抗１１の抵抗値／２＋抵抗４の抵抗値／２）もしくは、（抵抗１２の抵抗値／２＋抵抗５の抵抗値／２））が差動信号線路のコモンモードインピーダンスと整合するように選択される。抵抗４及び抵抗５の抵抗値は共に５０Ωであり、コモンモードインピーダンスは約６０Ωであるので、抵抗１１、１２の抵抗値はそれぞれ７０Ωに設定している。キャパシタ７、８の容量値は第２の実施の形態と同様に１０００ｐＦとしている。
【００４７】
尚、本実施の形態では、キャパシタ７、抵抗１１もしくは、キャパシタ８、抵抗１２の順にＧＮＤ １００から実装されているが、これに限られるものではなく、抵抗１１、キャパシタ７もしくは、抵抗１２、キャパシタ８の順に実装してもかまわない。
【００４８】
また、キャパシタ７、８及び抵抗１１、１２は、差動信号線路の両側に形成されているが、第１の実施の形態と同様に、片側だけに形成する事もできる。この時のキャパシタの容量値は１０００ｐＦ、抵抗９の値は３５Ωとすれば良い。
【００４９】
このような第３に実施の形態に示したセンタタップ終端回路を構成する事により、前述の第１、第２の実施の形態の効果に加え、抵抗１１、１２の効果のため、コモンモード電流成分を更に抑制する事ができ、放射ノイズを抑制できる。
【００５０】
（第４の実施の形態）
図６（ａ）、（ｂ）は本発明の第４の実施の形態を示す、差動信号伝送線路のセンタタップ終端回路を示した図である。本実施の形態は、差動信号伝送線路に配置したセンタタップ終端回路を多層プリント配線板に形成したものである。第４の実施の形態において、差動信号伝送線路の差動インピーダンスは１００Ωとする。
【００５１】
図６（ａ）は、ＬＶＤＳ伝送モデルのセンタタップ終端回路を示す回路図であり、図６（ｂ）は、図６（ａ）に示す回路図を多層プリント配線板に形成したときの平面図である。図７（ａ）、（ｂ）において図４（ａ）、（ｂ）と同じ部材には同じ符号が付してあり、その説明は省略する。
【００５２】
図６（ａ）に示した回路図は、図４（ａ）に示した回路と全く同じである。図６（ｂ）においては、図４（ｂ）に示したＧＮＤ１００のかわりに、プリント配線板の裏面または他の配線層に不図示のＧＮＤ１００となるベタパターンが形成されている。したがって、キャパシタ７が接続されているランド３８はバイアホール５１により、裏面もしくは他の配線層のＧＮＤ１００となるベタパターンに接続されている。同様にキャパシタ８が接続されているランド４０はバイアホール５２により、裏面もしくは他の配線層のＧＮＤ１００となるベタパターンに接続されている。
【００５３】
このような第４に実施の形態に示したセンタタップ終端回路を構成する事により、前述の第１、第２の実施の形態の効果に加え、多層プリント配線板であっても、前述の第１、第２の実施の形態の効果と同じ効果を得る事ができる。
【００５４】
また図７に示す様に、図６（ｂ）のランド３５、３６の位置にバイアホール５３、５４を形成する事により、ジャンパー部材９のかわりに、裏面もしくは他の配線層に形成された配線５５を使用する事ができる。配線５５を使用する事により、ジャンパー部材９が必要ないので、部品コスト、製造コストを削減する事ができる。
【００５５】
【発明の効果】
以上説明したように、本発明のセンタタップ終端回路によれば、差動信号伝送線路を形成する往路伝送線路と復路伝送線路の間に、同じ抵抗値を持つ第１、第２の抵抗を直列にして接続し、２つの抵抗の接続部とプリント配線板のＧＮＤとの間に、第１のキャパシタが接続されているセンタタップ終端回路で、往路伝送線路と復路伝送線路はほぼ一定の間隔で配線され、抵抗とキャパシタは往路伝送線路と復路伝送線路の外側に配置され、該接続部は往路伝送線路と復路伝送線路と立体的に交差するように形成されている。これによりプリント配線板において、センタタップ終端回路を構成しても往路伝送線路と復路伝送線路の間隔を一定にする事ができる。そのため、差動信号のｔｒ／ｔｆ特性をほぼ一致させ、スキューの発生も防止することができる。つまり差動インピーダンスの不整合をおこす事なく、高品質の信号波形をもつ事ができコモンモード電流成分の発生を大幅に抑制する事ができ、放射ノイズの発生も抑制することができる。
【００５６】
また従来必要としていた、実装機の構造上生じてしまうチップ部品とチップ部品の間の所定間隔のデッドスペースを利用して、差動信号伝送線路を設けているため、センタタップ終端回路の差動信号線路方向の幅を、チップ部品の実装可能な最小の幅にする事ができる。そのため、センタタップ終端回路の実装面積を少なくし、プリント配線板の高密度化を促進し、電子機器の小型化を実現することが可能になる。特にバス配線のように差動信号線が平行に何対も配置された回路においては、配線面積幅を補足することは重要であり、センタタップ終端回路の差動信号線路方向の幅を細くする効果は顕著となる。
【００５７】
また、前記２つの抵抗の接続部とプリント配線板のＧＮＤとの間には、前記第１のキャパシタと同じ容量値を持つ第２のキャパシタも接続されており、前記第１、第２の抵抗と第１、第２のキャパシタを差動信号伝送線路に対して対称に配置する事により、差動信号伝送線路の差動インピーダンスを更に安定させる事ができ、放射ノイズの発生を更に抑制する事ができる。
【００５８】
また、前記接続部とプリント配線板のＧＮＤとの間には、第１キャパシタと直列に第３の抵抗、及び第２キャパシタと直列に第４の抵抗を接続し、該第３及び第４の抵抗の抵抗値を差動信号伝送路のコモンモードインピーダンスとＧＮＤから見た終端のインピーダンスが整合するように決定すると事により、よりセンタタップ終端の効果が大きくなる為、コモンモード電流成分を更に抑制する事ができ、放射ノイズを抑制する事ができる。
【００５９】
また、前記差動信号伝送線路が多層プリント配線板の一方の表面層に形成されている場合、前記接続部は、第３、第４のバイアホールにより前記表面層と異なる配線層に引き出された配線により形成する事により、ジャンパー部材等を必要としないため、部品コスト、製造コストを削減する事ができる。
【図面の簡単な説明】
【図１】（ａ）は第１の実施の形態を示すＬＶＤＳ伝送モデルのセンタタップ終端回路を示す回路図
（ｂ）は図１（ａ）に示す回路図を片面プリント配線板に形成したときの平面図
【図２】（ａ）は図１（ｂ）の点線Ｃにおける断面図
（ｂ）は図１（ｂ）の点線Ｄにおける断面図
【図３】第１の実施の形態における差動信号波形を示すグラフ
【図４】（ａ）は第２の実施の形態を示すＬＶＤＳ伝送モデルのセンタタップ終端回路を示す回路図
（ｂ）は図４（ａ）に示す回路図を片面プリント配線板に形成したときの平面図
【図５】（ａ）は第３の実施の形態を示すＬＶＤＳ伝送モデルのセンタタップ終端回路を示す回路図
（ｂ）は図３（ａ）に示す回路図を片面プリント配線板に形成したときの平面図
【図６】（ａ）は第４の実施の形態を示すＬＶＤＳ伝送モデルのセンタタップ終端回路を示す回路図
（ｂ）は図４（ａ）に示す回路図を多層プリント配線板に形成したときの平面図
【図７】図４（ａ）に示す回路図を多層プリント配線板に形成したときの平面図
【図８】従来のＬＶＤＳ伝送モデルの終端回路を示す回路図
【図９】（ａ）は従来の技術におけるＬＶＤＳ伝送モデルのセンタタップ終端回路を示す回路図
（ｂ）は図９（ａ）に示す回路図をプリント配線板に形成したときの平面図
【図１０】（ａ）は図９（ｂ）の点線Ａにおける断面図
（ｂ）は図９（ｂ）の点線Ｂにおける断面図
【図１１】従来の技術における差動信号波形を示すグラフ
【符号の説明】
１ 往路伝送線路
２ 復路伝送線路
３、４、５、１１、１２ 抵抗
６、７、８ キャパシタ
９ ジャンパー部材
２１〜２６、３１〜４４ ランド
５１〜５４ バイアホール
５５ 配線
１００ グラウンド
２００ 送信側ドライブＩＣ
３００ 受信側レシーバＩＣ
５００ プリント配線板
【特許請求の範囲】
【請求項１】
往路伝送線路と復路伝送線路からなる差動信号伝送線路の終端に、該往路伝送線路と復路伝送線路の間に、該差動信号伝送路の差動インピーダンスの概ね１／２となる抵抗値を持つ第１、第２の抵抗を直列にして接続し、該第１、第２の抵抗の接続部とプリント配線板のグラウンドとの間に、第１のキャパシタが接続されているセンタタップ終端回路において、該往路伝送線路と復路伝送線路はほぼ一定の間隔で配線されており、該第１、第２の抵抗素子と第１のキャパシタは該往路伝送線路と復路伝送線路の外側に配置されており、該接続部は往路伝送線路と復路伝送線路と立体的に交差するように形成されている事を特徴とするセンタタップ終端回路。
【請求項２】
前記第１のキャパシタは、１０００ｐＦ以上の値を有することを特徴とする請求項１に記載のセンタタップ終端回路。
【請求項３】
前記差動信号伝送線路は、複数層からなる多層プリント配線板の一方の表面層に形成されており、前記第１のキャパシタは第１のバイアホールを介して、該表面層と異なる配線層に形成されたグラウンドに接続されている事を特徴とする請求項１に記載のセンタタップ終端回路。
【請求項４】
前記接続部とプリント配線板のグラウンドとの間には、第１のキャパシタと直列に第３の抵抗素子が接続されており、該第３の抵抗の値は、前記差動信号伝送路のコモンモードインピーダンスから、前記第１または第２の抵抗素子の値の１／２を差し引いた値であることを特徴とする請求項１に記載のセンタタップ終端回路。
【請求項５】
前記接続部とプリント配線板のグラウンドとの間には、前記第１のキャパシタと同じ容量値を持つ第２のキャパシタも接続されており、前記第１、第２の抵抗と第１、第２のキャパシタは、前記差動信号伝送線路に対して対称に配置されている事を特徴とする請求項１に記載のセンタタップ終端回路。
【請求項６】
前記第１、第２のキャパシタは、１０００ｐＦ以上の値を有することを特徴とする請求項５に記載のセンタタップ終端回路。
【請求項７】
前記差動信号伝送線路は、複数層からなる多層プリント配線板の一方の表面層に形成されており、前記第１、第２のキャパシタは第１、第２のバイアホールを介して、該表面層と異なる配線層に形成されたＧＮＤに接続されている事を特徴とする請求項５に記載のセンタタップ終端回路。
【請求項８】
前記接続部とプリント配線板のＧＮＤとの間には、第１のキャパシタと直列に第３の抵抗が接続され、第２のキャパシタと直列に第４の抵抗が接続されており、該第３、第４の抵抗素子の抵抗値は概ね、前記差動信号伝送路のコモンモードインピーダンスから、第１または第２の抵抗素子の値の１／２を差し引いた値の半分であることを特徴とする請求項５に記載のセンタタップ終端回路。
【請求項９】
前記接続部はジャンパー機能を有する部品により形成されていることを特徴とする請求項１乃至請求項８のいずれか１項に記載のセンタタップ終端回路。
【請求項１０】
前記接続部は、第３、第４のバイアホールにより前記表面層と異なる配線層に引き出された配線である事を特徴とする請求項３または請求項７に記載のセンタタップ終端回路。
【請求項１１】
前記請求項１から１０に記載のセンタタップ終端回路を有することを特徴とするセンタタップ終端回路を有するプリント配線板。
【請求項１】
往路伝送線路と復路伝送線路からなる差動信号伝送線路の終端に、該往路伝送線路と復路伝送線路の間に、該差動信号伝送路の差動インピーダンスの概ね１／２となる抵抗値を持つ第１、第２の抵抗を直列にして接続し、該第１、第２の抵抗の接続部とプリント配線板のグラウンドとの間に、第１のキャパシタが接続されているセンタタップ終端回路において、該往路伝送線路と復路伝送線路はほぼ一定の間隔で配線されており、該第１、第２の抵抗素子と第１のキャパシタは該往路伝送線路と復路伝送線路の外側に配置されており、該接続部は往路伝送線路と復路伝送線路と立体的に交差するように形成されている事を特徴とするセンタタップ終端回路。
【請求項２】
前記第１のキャパシタは、１０００ｐＦ以上の値を有することを特徴とする請求項１に記載のセンタタップ終端回路。
【請求項３】
前記差動信号伝送線路は、複数層からなる多層プリント配線板の一方の表面層に形成されており、前記第１のキャパシタは第１のバイアホールを介して、該表面層と異なる配線層に形成されたグラウンドに接続されている事を特徴とする請求項１に記載のセンタタップ終端回路。
【請求項４】
前記接続部とプリント配線板のグラウンドとの間には、第１のキャパシタと直列に第３の抵抗素子が接続されており、該第３の抵抗の値は、前記差動信号伝送路のコモンモードインピーダンスから、前記第１または第２の抵抗素子の値の１／２を差し引いた値であることを特徴とする請求項１に記載のセンタタップ終端回路。
【請求項５】
前記接続部とプリント配線板のグラウンドとの間には、前記第１のキャパシタと同じ容量値を持つ第２のキャパシタも接続されており、前記第１、第２の抵抗と第１、第２のキャパシタは、前記差動信号伝送線路に対して対称に配置されている事を特徴とする請求項１に記載のセンタタップ終端回路。
【請求項６】
前記第１、第２のキャパシタは、１０００ｐＦ以上の値を有することを特徴とする請求項５に記載のセンタタップ終端回路。
【請求項７】
前記差動信号伝送線路は、複数層からなる多層プリント配線板の一方の表面層に形成されており、前記第１、第２のキャパシタは第１、第２のバイアホールを介して、該表面層と異なる配線層に形成されたＧＮＤに接続されている事を特徴とする請求項５に記載のセンタタップ終端回路。
【請求項８】
前記接続部とプリント配線板のＧＮＤとの間には、第１のキャパシタと直列に第３の抵抗が接続され、第２のキャパシタと直列に第４の抵抗が接続されており、該第３、第４の抵抗素子の抵抗値は概ね、前記差動信号伝送路のコモンモードインピーダンスから、第１または第２の抵抗素子の値の１／２を差し引いた値の半分であることを特徴とする請求項５に記載のセンタタップ終端回路。
【請求項９】
前記接続部はジャンパー機能を有する部品により形成されていることを特徴とする請求項１乃至請求項８のいずれか１項に記載のセンタタップ終端回路。
【請求項１０】
前記接続部は、第３、第４のバイアホールにより前記表面層と異なる配線層に引き出された配線である事を特徴とする請求項３または請求項７に記載のセンタタップ終端回路。
【請求項１１】
前記請求項１から１０に記載のセンタタップ終端回路を有することを特徴とするセンタタップ終端回路を有するプリント配線板。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２００４−１５３６２６（Ｐ２００４−１５３６２６Ａ）
【公開日】平成１６年５月２７日（２００４．５．２７）
【国際特許分類】
【出願番号】特願２００２−３１７４７２（Ｐ２００２−３１７４７２）
【出願日】平成１４年１０月３１日（２００２．１０．３１）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
【公開日】平成１６年５月２７日（２００４．５．２７）
【国際特許分類】
【出願日】平成１４年１０月３１日（２００２．１０．３１）
【出願人】（０００００１００７）キヤノン株式会社 (59,756)
【Ｆターム（参考）】
[ Back to top ]