【課題】占有面積が小さく、温度変化や素子のバラツキの影響を受け難く、さらに、ノイズを低減することで高品位のレベルシフトを実現することができるレベルシフト回路を提供する。
【解決手段】レベルシフト回路１は、主に、第１の信号（Ｖ_ＩＮ）をレベルシフトして第２の信号（Ｖ_ｍ）を出力するレベルシフト部１０と、ｐＭＯＳトランジスタ３２ａとｎＭＯＳトランジスタ３２ｂを含み、第２の信号を反転させた第３の信号（Ｓ_１）を出力するＣＭＯＳインバータ回路部３２、偶数個のインバータ素子（第１のインバータ３３ａ〜第ｍのインバータ３３ｍ）を含み、第３の信号を遅延させた第４の信号（Ｓ_３）を生成する遅延回路部３３、論理素子を含み、第３の信号及び第４の信号が入力して第５の信号（Ｓ_５）を出力する論理回路部３４、及び第４の信号と第５の信号が入力するＤ−ＦＦ素子３５、を含む出力バッファ部３０と、を備える。 （もっと読む）

【課題】電力制御回路、それを含む半導体装置及び該電力制御回路の動作方法を提供する。
【解決手段】本発明の電力制御回路は、電源電圧とロジック回路との間に連結されてロジック回路への電源供給をスイッチングする回路であって、外部から並列的にモード転換信号を受信する複数の第１パワーゲーティングセルと、第１パワーゲーティングセルのうちの何れか１つと連結される少なくとも１つの第２パワーゲーティングセルと、第２パワーゲーティングセルと直列連結される複数の第３パワーゲーティングセルと、直列連結された複数の第３パワーゲーティングセルのうち、先端の第３パワーゲーティングセルと並列連結される複数の第４パワーゲーティングセルとを含み、モード転換信号は、第１パワーゲーティングセルのうちの何れか１つ、第２及び第３パワーゲーティングセルを経て第４パワーゲーティングセルに伝達され、第１ないし第４パワーゲーティングセルのそれぞれは、各自のセルに入力されるモード転換信号に応答して電源供給をスイッチングする。 （もっと読む）

【課題】通信線に現れるリンギング現象を効果的に抑制することができる通信システムを得る。
【解決手段】トランシーバ回路３０等の通信回路に接続される通信線１０を構成するＨライン通信線１０Ｈ，Ｌライン通信線１０Ｌ間にリンギング抑制回路１が設けられる。リンギング抑制回路１において、バイポーラトランジスタＴ１のエミッタはＨライン通信線１０Ｈに接続され、コレクタはＬライン通信線１０Ｌに接続され、ベースはコンデンサＣ１の一方電極及び抵抗Ｒ１の一端に接続され、コンデンサＣ１の他方電極はＬライン通信線１０Ｌに接続され、抵抗Ｒ１の他端はＨライン通信線１０Ｈに接続される。 （もっと読む）

【課題】クロック信号の出力バッファにおいて、クロック信号の周波数に応じたスルーレートの調整を行うことによりＥＭＩノイズを抑制することが可能なスルーレートコントロール装置、およびスルーレートコントロール方法を提供すること。
【解決手段】変換ゲインＧｉに応じて、入力されるＶＣＯ入力電圧Ｖｉをクロック信号ＣＫｏに変換する電圧制御発振器１５ａを有するＰＬＬ回路２４ａと、ＶＣＯ入力電圧Ｖｉおよび変換ゲインＧｉの各々に対して正の相関関係を有する制御電流Ｉｂを出力する電圧電流変換器１９ａと、制御電流Ｉｂに応じてドライブ電流を設定するバッファ制御回路２１ａと、ドライブ電流で、クロック信号ＣＫｏを出力する出力回路２２ａとを備える。よって、クロック信号ＣＫｏの周波数ｆに比例して出力回路２２ａのドライブ能力が大きくなる関係を有し、周波数ｆに応じて好適なスルーレートが決定することができる。 （もっと読む）

【課題】通信時に発生するノイズを抑制しつつ、高速な通信を可能とする情報処理装置を提供する。
【解決手段】情報処理装置１には、２本１組の信号線７ａ，７ｂで構成される信号線対７と信号線対７に対して入力された２進数の複数ビットのデータに応じた電圧レベルに設定するためのドライバ２と、信号線対７の他端側に接続され、信号線対７の電圧レベルに応じて２進数の複数ビットのデータに変換するためのレシーバ３とが設けられる。ドライバ２は、信号線対７に電圧を印加するための定電圧源４と、２進数の複数ビットのデータに応じて信号線対の入出力インピーダンスを調整するスイッチＳＷ６ａ，６ｂと、２進数の複数ビットのデータに応じて信号線対のそれぞれの信号線に流す電流の向きを切り替えるスイッチＳＷ９ａ，ＳＷ９ｂ，ＳＷ１０ａ，ＳＷ１０ｂとを含む。 （もっと読む）

【課題】動作モード切り換え時におけるノイズを抑制する。
【解決手段】差動入力バッファ１は、動作モードを通常状態又は省電力状態のいずれかに切り換える電源回路ＭＮ１，ＭＮ２と、ソースフォロア回路を構成する半導体素子ＭＰ１，ＭＰ３及びＭＰ２，ＭＰ４のそれぞれの寄生容量の合計である第１の寄生容量に対応する第２の寄生容量を有する半導体素子ＭＰ７，ＭＰ８により構成されるダミー回路とを有し、動作モードの切り換え時に第１の寄生容量に起因して発生する電流の流通方向と、動作モードの切り換え時に第２の寄生容量に起因して発生する電流の流通方向とが共通の配線において相反する構成を有する。 （もっと読む）

【課題】データ送信における電圧ジッターを減少させる送信器回路を提供すること。
【解決手段】第一の電流源と、該第一の電流源と第一のノードとの間に結合されている第一のフィルタと、該第一の電流源と第二のノードとの間に結合されている第二のフィルタと、第二の電流源と、該第二の電流源と第三のノードとの間に結合されている第三のフィルタと、該第二の電流源と第四のノードとの間に結合されている第四のフィルタと、該第一のノード、該第二のノード、該第三のノードおよび該第四のノードに結合されているドライバースイッチ回路などを含む、送信器回路。 （もっと読む）

【課題】CMOS伝送回路において、レシーバの動作を不安定にしたり不要輻射を放出したりするリンギングの発生を抑制した電気信号の伝送回路を提供する。
【解決手段】本発明の一態様は、CMOSドライバと伝送線とCMOSレシーバとを有する電気信号の伝送回路において、CMOSドライバのPMOS FET１と並列にアノード電極がドライバ出力端子につながれるように第１のダイオード６を接続し、CMOSドライバのNMOS FET２と並列にカソード電極がドライバ出力端子につながれるように第２のダイオード７を接続し、PMOS FET１のデバイストランスコンダクタンスと第１のダイオード６の(飽和電流)/(理想係数×熱電圧)^２とが等しくなるようにし、NMOS FET２のデバイストランスコンダクタンスと第２のダイオード７の(飽和電流)/(理想係数×熱電圧)^２とが等しくなるようにしたことを特徴とする電気信号の伝送回路である。 （もっと読む）

【課題】
ＬＳＩの動作状態などに適合したスキューを複数の信号に与えることができるスキュー調整回路を提供する。
【解決手段】
第１及び第２の信号をそれぞれ伝播する第１及び第２の信号線と，第１及び第２の信号線を伝播する第１及び第２の信号がそれぞれ入力される第１及び第２のバッファ回路とを有する集積回路に設けられるスキュー調整回路であって，第１及び第２のバッファ回路の前段にそれぞれ設けられた第１及び第２の遅延回路と，第１及び第２の信号の間のスキューを測定するスキュー測定回路と，スキュー測定回路が測定した測定スキューに基づいて前記第１，第２の遅延回路の遅延量を決定し，当該決定した遅延量を前記第１，第２の遅延回路に設定する遅延調整回路とを有する。 （もっと読む）

【課題】小面積で広帯域特性及び低位相雑音特性を得ることが可能な同期回路を提供する。
【解決手段】位相検出器１１は、参照信号と帰還信号との位相差を検出する。電圧生成器１２，１３は、位相検出器の出力信号に基づき電圧を発生する。パルス発生器１６は、参照信号に基づきパルス信号を生成する。電圧制御発振器１４は、パルス信号に同期して、発振信号を発振する。分周器１５は、電圧制御発振器からの信号を分周し、帰還信号を生成する。電圧制御発振器１４は、電圧発生回路から供給される電圧レベルをシフトするレベルシフト回路１４ｃと、電圧発生回路からの電圧とレベルシフト回路からのレベルシフトされた電圧により駆動される複数のインバータ回路１４ａ、１４ｂからなるリング発振器とにより構成され、インバータ回路の１つにパルス信号が供給される。 （もっと読む）

【課題】複数の集積回路間にインタフェース信号を供給する方法を提供する。
【解決手段】第１および第２の集積回路（ＩＣ）間にインタフェース信号を発生する回路で、基準信号を供給する基準回路と、インタフェース回路と、回路要素とを含む。インタフェース回路は、第１のＩＣに実装され、作動するように基準回路に結合し、基準信号およびデータ入力を受信し、インタフェース信号を発生する。回路要素は、第２のＩＣに実装され、作動するように制御回路に結合し、インタフェース信号を受信し、出力信号を供給する。基準信号は、電圧あるいは電流信号であってもよく、第１あるいは第２のＩＣで発生できる。インタフェース回路は、スイッチアレイに結合される電流ミラーで実装でき、フィルタリング要求を容易にするために過サンプリングできる。 （もっと読む）

【課題】低コストで実現でき、小型化、低消費電力化及び高周波化に資するとともに、フリップフロップ回路の誤動作を防止するレベルシフト回路及びレベルシフト回路を用いたスイッチング電源装置を提供する。
【解決手段】それぞれ一端がレベルシフト電源に接続された抵抗Ｒ１、Ｒ２と、抵抗Ｒ１の他端にドレインが接続されたトランジスタＭＮ３と、抵抗Ｒ２の他端にドレインが接続されたトランジスタＭＮ４と、入力信号に基づいてトランジスタＭＮ３，ＭＮ４のオン／オフを制御するパルス発生回路１０と、トランジスタＭＮ３がオンである場合にセット信号、トランジスタＭＮ４がオンである場合にリセット信号を生成する制御部と、セット信号とリセット信号とに基づいて入力信号をレベルシフトした出力信号を出力するフリップフロップ１２とを備える。 （もっと読む）

【課題】 ＳＳＮに関連する問題を軽減するシステムおよび方法を提供すること。
【解決手段】 シングルエンドの通信チャネルを介して第１の集積回路（ＩＣ）が第２のＩＣと通信する通信システムを開示する。双方向基準チャネルは、第１のＩＣおよび第２のＩＣ間に延在し、両エンドで終端される。基準チャネルの各エンドにおける終端インピーダンスは、信号を異なる方向に通信するための異なるモードをサポートする。基準チャネルの終端インピーダンスは、それぞれの信号方向に最適化されることができる。 （もっと読む）

【課題】 高速シリアル伝送で使用するデエンファシスを備えた出力回路において、出力振幅で発生するコモンモード電位の変動を抑制する回路を提供する。
【解決手段】 デエンファシスを備える差動伝送のシリアル伝送装置の出力回路のＰ極とＮ極とに、送信するデータのパターンの検出装置と送信するデータの反転パターンの検出装置の出力とをそれぞれ差動入力とする、差動回路の出力を接続する。接続される差動回路によって、特定の送信するデータのパターンおよびその反転パターンの出現時に出力回路の電流が補われ、コモンモードノイズを防ぐことができる。 （もっと読む）

【課題】広い周波数範囲で高調波電流成分を削減して高周波ノイズを低減することのできる半導体集積回路の提供を図る。
【解決手段】クロック信号ＣＫに同期して動作する複数のデジタル回路１１，１２を含む半導体集積回路であって、前記各デジタル回路は、周波数が同じで位相が異なる第１および第２クロック信号ＣＫa，ＣＫbの一方を受け取り、前記第１および第２クロック信号の位相差は、ｍ，ｎを自然数として、ほぼ［２ｍ−１］／２ｎであるように構成する。 （もっと読む）

【課題】 充電回路の動作を安定化させる。
【解決手段】 充電回路（１００）は、第１出力信号を出力するＴｒ制御回路（２４）と、第１出力信号が入力されて動作するトランジスタ（Ｔｒ）及びコンデンサ（Ｃ１）と、その状態を検出し、その結果としての第２出力信号を出力するコンパレータ（２１）と、第２出力信号に基づいて、Ｔｒ制御回路をして前記第１出力信号を出力させるかどうかを決定する第３出力信号をＴｒ制御回路に供給するフリップフロップ（２４）と、を備え、フリップフロップの入出力特性の遷移帯は、Ｔｒ制御回路の入出力特性の遷移帯と重ならない。 （もっと読む）

【課題】入力回路を、所望の期間にわたって、常時活性化させること。
【解決手段】本発明に係る半導体チップ１は、複数のパッドと、パッドと電気的に接続される入力回路又は出力回路と、外部回路又は内部回路からの信号の読み出しを制御するリードアクセス信号を出力する主制御部と、リードアクセス信号に基づいて、外部回路又は内部回路から信号が印加されるパッドと電気的に接続される入力回路又は出力回路の活性化を制御する活性化制御部と、を備える。 （もっと読む）

【課題】低い位相雑音の増幅回路を提供する。
【解決手段】増幅回路には、第１のカレント・ミラーのダイオード接続されたトランジスタに並列に接続され且つ差動対の第１のトランジスタにインバータの形態で接続された、第２タイプの導電性をもつ第１の相補形トランジスタが含まれ、第１の相補形トランジスタのゲートまたはベースが差動対の第１のトランジスタのゲートまたはベースに接続され、さらに前記増幅回路には、第２のカレント・ミラーのダイオード接続されたトランジスタに並列に接続され且つ差動対の第２のトランジスタにインバータの形態で接続された、第２タイプの導電性をもつ第２の相補形トランジスタが含まれ、第２の相補形トランジスタのゲートまたはベースが差動対の第２のトランジスタのゲートまたはベースに接続される。 （もっと読む）

【課題】装置の使用中にタイミングマージンを最適化可能な半導体装置を提供する。
【解決手段】入力クロック信号の位相の遅延角度と遅延素子の段数との関係を示す遅延素子段数信号を出力するマスタＤＬＬ回路１０１と、遅延素子段数信号に基づいて、位相制御信号を生成する位相制御回路１０２と、位相制御信号に基づいて、クロック信号の位相を所定角度分シフトさせたクロック信号を出力するスレーブＤＬＬ回路１０３と、スレーブＤＬＬ回路から出力されたクロック信号に同期したデータ信号を生成するデータ信号生成回路１１１と、遅延素子段数信号、又はマスタＤＬＬ回路のロックアップ時間を示すロックアップ時間信号に基づいて、データ信号のスルーレートを制御するための制御信号を生成するスルーレート制御回路１２１と、スルーレート制御信号に基づいて、データ信号のスルーレートを制御するデータ信号出力回路１１２とを備える。 （もっと読む）

【課題】出力バッファ回路の出力ノイズを低減し、かつ、応答速度を速くする。
【解決手段】出力電圧ＶＯＵＴが接地電圧ＶＳＳからＮＯＲの反転電圧ＶＬに変化する場合、及び、電源電圧ＶＤＤからＮＡＮＤの反転電圧ＶＨに変化する場合、２個のＭＯＳトランジスタの両方が出力電圧ＶＯＵＴを制御するので、出力電圧ＶＯＵＴのスルーレートが急峻になる。よって、出力バッファ回路の応答速度が速くなる。また、出力電圧ＶＯＵＴが電圧（ＶＤＤ／２）付近で変化する上記以外の場合、１個のＭＯＳトランジスタだけが出力電圧ＶＯＵＴを制御するので、出力電圧ＶＯＵＴのスルーレートが緩やかになる。よって、出力バッファ回路の応答速度が遅くなるので、出力ノイズが低減する。 （もっと読む）