【課題】 複数のバッファに供給される信号が同時に同じレベルに変化するときに発生する電源ノイズを低減する。
【解決手段】 半導体集積回路は、動作モードに応じて信号を互いに同期してまたは非同期に出力する複数の第１バッファと、複数の第１バッファから出力される信号をそれぞれ受け、伝搬遅延時間が互いに異なる複数の第２バッファとを有している。 （もっと読む）

【課題】電源ノイズの低減を図ることができる出力回路を提供する。
【解決手段】本発明の実施の形態に係る出力回路Ｏは、論理信号を出力するＣＭＯＳ回路ＯＡと、ＣＭＯＳ回路ＯＡと同じ論理信号を出力する、ＣＭＯＳ回路ＯＡと並列に設けられた電流一定回路ＯＢと、入力される選択信号Ｓに応じて、ＣＭＯＳ回路ＯＡと電流一定回路ＯＢのいずれか一方にデータＤを入力し、データＤに応じた論理信号を出力させる選択回路ＳＬとを備え、電源ノイズを許容値以下に抑える必要がある場合に、電流一定回路ＯＢを選択する。 （もっと読む）

【課題】消費電力を抑制する。
【解決手段】電源装置から印加された電源電圧により動作する対象回路の消費電流を補償する補償装置であって、電源装置から対象回路へと電源電圧を供給するための電源配線に接続され、電源配線に流れる電流を消費する電流消費部と、電流消費部に印加される電源電圧に応じて電流消費部により消費される電流を変化させる電流制御部と、電流消費部の基準電流量を変更する設定部と、を備え、設定部は、対象回路がスタンバイ状態において、基準電流量を低減する補償装置を提供する。 （もっと読む）

【課題】電源遮断状態からの復帰の際に、周辺回路の動作に影響を与えない半導体集積回路及び電源制御方法が、望まれる。
【解決手段】半導体集積回路は、第１及び第２の電源線と、サブ電源線と、第１の電源線とサブ電源線との間に配置される第１のスイッチ回路と、第２の電源線とサブ電源線との間に配置される論理回路と、第１の端子が第１の電源線と接続される容量素子と、容量素子の第１の端子の他方の第２の端子の接続を、第１の電源線、又は、サブ電源線、のいずれかに切り替える第２のスイッチ回路と、論理回路を非活性化状態から活性化状態に遷移させる場合に、第１のスイッチ回路により、第１の電源線及びサブ電源線の接続を遮断しつつ、第２のスイッチ回路により、第２の端子の接続を少なくても１回以上、サブ電源線に接続した後、第１の電源線に接続する制御回路と、を備えている。 （もっと読む）

【課題】出力信号の電圧レベルの遷移の方向に応じて、電源線や接地線を通らず寄生インダクタンス成分の影響を受けない電流を加算して信号の電圧レベルの遷移をアシストすることにより、ＳＳＯノイズを抑制することが可能な電子回路および実装基板の制御方法を提供すること。
【解決手段】出力回路１は、出力バッファ４と、出力バッファ４から出力される出力信号が伝搬する出力線と、出力バッファ４に電源を供給する電源線ＶｄｅＬあるいは接地線ＶｇＬの少なくとも何れか一方と、出力線と電源線ＶｄｅＬあるいは接地線ＶｇＬとにより囲まれる磁心５０と、磁心５０に巻回される制御コイル５１と、出力信号の遷移を前もって検出し検出結果に応じて制御コイル５１への電流供給を制御するコイル電流制御回路３とを備え、出力信号の遷移方向に応じて、制御コイル５１からの電磁誘導により出力線の信号遷移をアシストするアシスト電流を流す。 （もっと読む）

【課題】本発明は、電源回路を提供することを目的とする。
【解決手段】本発明の電源回路は、複数のロードに電力を供給するために用いられ、複数の制御端を有する制御回路、第一電力供給回路、第二電力供給回路及び第三電力供給回路を備え、各々の電力供給回路は、それぞれ制御回路の１つの制御端に接続され、各々の電力供給回路は、全てスイッチングユニットを備え、スイッチングユニットは、第一端、第二端、第一端と第二端との間の接続及び切断を制御するスイッチング端を備え、第一端は、電源に接続され、第二端は、１つのロードに接続され、スイッチング端は、制御端に接続され、第二電力供給回路及び第三電力供給回路は、全て遅延回路をさらに備え、遅延回路は、制御回路の制御端とスイッチングユニットのスイッチング端との間に接続され、第三電力供給回路の遅延回路の遅延時間は、第二電力供給回路の遅延回路の遅延時間より大きい。 （もっと読む）

【課題】出力回路のＳＳＮ（Ｓｉｍｕｌｔａｎｅｏｕｓ Ｓｗｉｔｃｈｉｎｇ Ｎｏｉｓｅ）の振動ノイズの低減を可能とする半導体装置の提供。
【解決手段】第１及び第２の電源線と、前記第１の電源線ＶＤＤＱと前記第２の電源線ＶＳＳＱとの間に配置された出力回路１２と、前記第１の電源線と前記第２の電源線との間に配置されたノイズキャンセル回路１３とを備え、前記ノイズキャンセル回路１３は、前記出力回路の前記出力ノードの論理レベルへの切り替え時に発生する所定の周期で指数関数的に減衰振動する電源ノイズに対して、前記電源に、前記振動から半周期分遅れ、前記振動と逆向きに減衰振動する電源ノイズを発生し、互いに打ち消し合わせる。 （もっと読む）

【課題】送信状態とスタンバイ状態との間の遷移時間の増大を抑制しつつ、電流の変動を低減する。
【解決手段】メインドライバ１は、差動信号ＰＲＥＰ、ＰＲＥＮのレベル変換を行い、バイパス回路２は、メインドライバ１の動作状態とスタンバイ状態との間の遷移時に高電源電位ＶＤＤから低電源電位ＶＳＳに流れる電流Ｉ５の変化量が一定の範囲内に収まるようにメインドライバ１に流れる電流Ｉ５をバイパスさせる。 （もっと読む）

【課題】入力信号の変化に応じて直流電源の非接地電圧と接地電圧の間で反転する電圧を出力する回路であり、非接地端子に接続されている電源線に生じる電圧変動を抑制する。
【解決手段】電流制限素子１４とスイッチング回路１６が直列に接続されており、電流制限素子とスイッチング回路の中間点２２の電圧を出力する。スイッチング回路の導通時にスイッチング回路を流れる電流が電流制限素子によって制限される。直流電源の非接地端子に接続されている電源線１２に生じる電圧変動が抑制され、電源線１２に接続されているアナログ回路等の動作が安定する。 （もっと読む）

【課題】出力バッファを制御する制御回路部において発生する電源ノイズを低減する。
【解決手段】データ出力端子１４を駆動する単位バッファ５０１〜５０７と、単位バッファ５０１〜５０７を制御するインピーダンス制御回路５１１〜５１３と、インピーダンス制御回路５１１〜５１３を制御する制御回路部４００とを備える。インピーダンス制御回路５１１〜５１３と制御回路部４００は互いに異なる電源によって動作し、制御回路部４００は、互いに逆相であるプルアップデータ及びプルダウンデータをインピーダンス制御回路５１１〜５１３に供給し、インピーダンス制御回路５１１〜５１３は、逆相であるプルアップデータ及びプルダウンデータを同相に変換して単位バッファ５０１〜５０７に供給する。これにより、制御回路部４００にて使用する電源ＶＤＤにノイズが生じにくくなる。 （もっと読む）

【課題】 内部回路の内部ノードが初期状態に設定されたことを精度よく検出し、内部回路が動作を開始するまでの復帰時間を短縮する。
【解決手段】 第１電源スイッチは、内部電源電圧を受けて動作する内部回路の動作を開始させるための第１電源オン信号の活性化中に、外部電源線を内部電源電圧が供給される内部電源線に接続する。第２電源スイッチは、第２電源オン信号の活性化中に、外部電源線を内部電源線に接続する。検知部は、第１電源スイッチのオンにより上昇する内部電源電圧を受けて動作する回路を含む。検知部は、内部電源電圧が第１電圧を超えることにより、内部回路の内部ノードが初期状態に設定されたことを検出したときに第２電源オン信号を活性化する。 （もっと読む）

【課題】
ＬＳＩの動作状態などに適合したスキューを複数の信号に与えることができるスキュー調整回路を提供する。
【解決手段】
集積回路装置内に設けられ，複数の信号をそれぞれ伝播する複数の信号線と，前記複数の信号線を伝播する複数の信号がそれぞれ入力される複数のバッファ回路と，前記複数のバッファ回路の前段にそれぞれ設けられた複数の遅延回路と，前記複数の信号線の信号変化を監視する監視回路と，前記監視回路の監視結果出力に基づいて前記複数の遅延回路の遅延量を決定し前記複数の遅延回路に設定する遅延調整回路とを含み，前記監視回路は，監視期間内において信号変化が生じた信号線の数である信号変化本数を前記監視結果として検出し，前記遅延調整回路は，前記信号変化本数に基づいて前記遅延量を決定するスキュー調整回路。 （もっと読む）

【課題】容量値の切り換えが可能なデカップリング回路を提供すること。
【解決手段】本発明は、インバータ２１を有する。インバータ２１は、ゲート電極Ｇ１を有するｉ（ｉは１以上の整数）個のＰＭＯＳトランジスタ及びゲート電極Ｇ２を有するｊ（ｊは０以上の整数）個のＰＭＯＳトランジスタを有する。また、インバータ２１は、ゲート電極Ｇ３を有するｍ（ｍは１以上の整数）個のＮＭＯＳトランジスタ及びゲート電極Ｇ２を有するｎ（ｎは０以上の整数）個のＮＭＯＳトランジスタを有する。ゲート電極Ｇ１〜Ｇ４は、インバータ２１の入力端と接続される。ゲート電極Ｇ１及びＧ２の合計面積は、ゲート電極Ｇ３及びＧ４の合計面積と異なる。 （もっと読む）

【課題】半導体集積回路のチップ面積とコストの増加や、電気的特性の問題を招くことなく、出力バッファ回路の出力電圧のリンギングを抑制する。
【解決手段】半導体集積回路２００は、電源線１０、電源抵抗１１、接地線１２、接地抵抗１３、出力バッファ回路１４，１５，１６、電源端子ＰＶｄｄ、接地端子ＰＶｓｓ、出力端子ＰＯ１，ＰＯ２，ＰＯ３、及びリード端子１７，１８を含んで構成される。電源抵抗１１は、電源線１０と出力バッファ回路１４の電源電位入力端との接続点Ｎ１と電源端子ＰＶｄｄとの間に接続されている。接地抵抗１３は、接地線１２と出力バッファ回路１４の接地電位入力端との接続点Ｎ４と接地端子ＰＶｓｓとの間に接続されている。 （もっと読む）

【課題】 電源遮断機能を有するLSIにおいて、電源遮断をオンオフするときにリーク電流による電流が急激に変化すると電源線にノイズを生ずる。
【解決手段】 情報処理装置であって、回路ブロックと、前記回路ブロックに電源を供給するためのローカル電源線と、電源線と、前記電源線と前記ローカル電源線の間にそのソース―ドレイン経路が設けられる第１のトランジスタとを有し、前記第１のトランジスタは、第１の状態においてはオフ状態に制御され、第２の状態においてはオン状態に制御され、前記第１の状態から前記第２の状態に移行する際に、前記第１のトランジスタは、前記第１のトランジスタのソース―ドレイン経路を流れる電流の変化率が、所定の値を超えないように制御されることを特徴とする。 （もっと読む）

【課題】スリープ状態の論理回路ブロックにおける寄生容量を用いることにより、電源共振雑音などの電源ノイズを大幅に低減する。
【解決手段】電源ノイズ測定回路９によって電源電圧ＶＤＤをモニタし、電源電圧ＶＤＤが任意の基準電圧以上となると、制御信号ＣＯＮを出力し、スイッチコントローラ８は、仮想基準電位ＶＳＳＡに蓄積された電荷を放出し、その後、任意の期間が経過すると、仮想基準電位ＶＳＳＡに電荷を蓄積するようにスイッチ部６を制御することによって、基準電位ＶＳＳ、および電源電圧ＶＤＤの電位を下降／上昇させ、電源電圧ＶＤＤの電源共振雑音をキャンセルする。 （もっと読む）

【課題】電源スイッチがオフからオンの状態に遷移するときの突入電流を防ぐことにより電源スイッチオンに起因する電源ノイズの発生を防止する半導体装置及び電源スイッチ回路を提供する。
【解決手段】電源スイッチ回路が、ソースが第１の電源にドレインが前記機能回路に接続された電源スイッチトランジスタと、電源スイッチトランジスタのオンオフを制御する制御信号を入力とし、電源スイッチトランジスタのドレインと、ソースと、ゲートとにそれぞれ接続され制御信号に基づいて電源スイッチトランジスタをオフからオンの状態にスイッチさせるとき、電源スイッチトランジスタのソースドレイン間電圧が小さくなるほど電源スイッチトランジスタのソースゲート間電圧が大きくなるように電源スイッチトランジスタのゲート電圧を制御する電源スイッチトランジスタ制御回路と、を備える。 （もっと読む）

【課題】従来の半導体集積回路は、データの送信を精度良く行うことができないという問題があった。
【解決手段】本発明にかかる半導体集積回路は、複数の信号線を介してパラレルに送信データを送信するＳｏＣ回路１００と、送信データを受信するＳＤＲＡＭ回路１０１と、を備える。ＳｏＣ回路１００は、各信号線に対して設けられ、送信データを出力するためのデータ送信モードと、出力をハイインピーダンスにするためのハイインピーダンスモードと、が切り替わる複数のデータ出力回路２０３と、データ出力回路２０３に対して、送信データと予め設定された固定データとのいずれかを選択して出力するデータ選択回路２５６と、各データ出力回路２０３において、ハイインピーダンスモードからデータ送信モードへモードが切り替わってから実際に送信データの出力を開始するまでの間、固定データを出力するように制御する制御回路２０５と、を備える。 （もっと読む）

【課題】回路部が停止状態から動作状態に移行するときに、チップ内電源に対する電圧降下を低減すること。
【解決手段】動作期間Ｔ１０で、回路部２１０内の寄生容量２２１の電位とデカップリング容量２２０の電位は、チップ内電源２０１の電位に維持され、停止期間Ｔ１１で、寄生容量２２１の電位は徐々に降下してゼロになり、デカップリング容量２２０の電位はチップ内電源２０１の電位に維持される。移行期間Ｔ１２〜Ｔ１４で、デカップリング容量２２０の電位が第２スイッチＳＷ２を介して寄生容量２２１に充電され、デカップリング容量２２０の電位は徐々に降下し、寄生容量２２１の電位は徐々に上昇していく。移行期間Ｔ１２〜Ｔ１４で、回路部２１０の電位がゼロの状態であるときに、回路部２１０が第１スイッチＳＷ１を介してチップ内電源２０１と接続しないようにすることで、チップ内電源２０１に対する電圧降下を低減することができる。 （もっと読む）