出力回路、信号伝送回路及び信号伝送方法
【課題】電源ノイズの低減を図ることができる出力回路を提供する。
【解決手段】本発明の実施の形態に係る出力回路Ｏは、論理信号を出力するＣＭＯＳ回路ＯＡと、ＣＭＯＳ回路ＯＡと同じ論理信号を出力する、ＣＭＯＳ回路ＯＡと並列に設けられた電流一定回路ＯＢと、入力される選択信号Ｓに応じて、ＣＭＯＳ回路ＯＡと電流一定回路ＯＢのいずれか一方にデータＤを入力し、データＤに応じた論理信号を出力させる選択回路ＳＬとを備え、電源ノイズを許容値以下に抑える必要がある場合に、電流一定回路ＯＢを選択する。
【解決手段】本発明の実施の形態に係る出力回路Ｏは、論理信号を出力するＣＭＯＳ回路ＯＡと、ＣＭＯＳ回路ＯＡと同じ論理信号を出力する、ＣＭＯＳ回路ＯＡと並列に設けられた電流一定回路ＯＢと、入力される選択信号Ｓに応じて、ＣＭＯＳ回路ＯＡと電流一定回路ＯＢのいずれか一方にデータＤを入力し、データＤに応じた論理信号を出力させる選択回路ＳＬとを備え、電源ノイズを許容値以下に抑える必要がある場合に、電流一定回路ＯＢを選択する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、出力回路、信号伝送回路及び信号伝送方法に関する。
【背景技術】
【０００２】
信号を送信する送信回路と、送信回路からの信号を伝送路を介して受信する受信回路との間の信号伝送を制御する信号伝送回路が知られている。特許文献１には、ＬＳＩ間の信号伝送において、信号を高速に出力するＬＶＤＳ（Low Voltage Differential Signaling）回路が開示されている。ＬＶＤＳ回路は、論理出力と、ハイインピーダンス出力とを行う。論理出力の場合とハイインピーダンス出力の場合とで電流値を変化させることにより、消費電力を低減している。
【０００３】
特許文献２には、ＬＶＤＳ方式の信号伝送システムが開示されている。この信号送受信システムでは、データ送信時における送信データとテスト信号との可変出力部への入力が選択的に切り替えられる。可変出力部の出力レベルは、伝送路を介してテスト信号を送受信した結果に基づいて決定されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１０９８９７号公報
【特許文献２】特開２００６−１４８３８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一般的に、送信回路において信号を出力する出力回路としてＣＭＯＳ回路が用いられている。ＣＭＯＳ回路は、電源端子と接地端子との間にＰチャネルＭＯＳトランジスタ、ＮチャネルＭＯＳトランジスタが直列に接続された構成を有している。高速信号を伝送する際の信号反射や波形歪み等の防止のために、伝送路は終端抵抗等により終端されている。
【０００６】
このような信号伝送回路では、信号「１」の場合は電源から電流が流れ、信号「０」の場合には電源からの電流が流れない。このため、多ビットの信号が「０」から「１」又は「０」から「１」に変化した場合、電源ノイズが大きくなるという問題がある。
【０００７】
本発明は、上記の問題を背景としてなされたものであり、電源ノイズの低減を図ることができる信号伝送回路、信号伝送方法を提供することを主たる目的とする。
【課題を解決するための手段】
【０００８】
本発明の一態様に係る出力回路は、論理信号を出力する信号出力回路と、前記信号出力回路と同じ論理信号を出力する、前記信号出力回路と並列に設けられた電流一定回路と、入力される選択信号に応じて、前記信号出力回路と前記電流一定回路のいずれか一方にデータを入力し、当該データに応じた論理信号を出力させる選択回路とを備える。
【０００９】
本発明の一態様に係る信号伝送回路は、上記記載の出力回路と、終端された伝送路を介して前記出力回路と接続される入力回路とを備える。
【００１０】
本発明の他の態様に係る信号伝送方法は、入力される選択信号に応じて、論理信号を出力する信号出力回路と、前記信号出力回路と同じ論理信号を出力する電流一定回路のいずれか一方を選択してデータを入力し、前記データが入力された前記信号出力回路と前記電流一定回路のいずれか一方から、当該データに応じた論理信号を出力する。
【発明の効果】
【００１１】
本発明では、電源ノイズの低減を図ることができる信号伝送回路、信号伝送方法を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態に係る出力回路の構成を示す図である。
【図２】実施の形態に係る出力回路を備える信号伝送回路の構成を示す図である。
【図３】実施の形態に係る出力回路を備える信号伝送回路の回路構成を示す図である。
【図４】出力回路の一例である、一般的なＣＭＯＳ回路の構成を示す図である。
【図５】出力回路の他の例である、一般的なＣＭＯＳ回路の構成を示す図である。
【図６】実施の形態に係る信号伝送回路において、ＣＭＯＳ回路が選択された場合の出力回路と入力回路の接続状態を示す図である。
【図７】実施の形態に係る信号伝送回路において、電流一定回路が選択された場合の出力回路と入力回路の接続状態を示す図である。
【図８】実施の形態に係る信号伝送回路の出力回路への入力データの波形を示す図である。
【図９】実施の形態に係る信号伝送回路の出力回路からの論理信号の波形を示す図である。
【図１０】実施の形態に係る信号伝送回路の電源ノイズを示す図である。
【発明を実施するための形態】
【００１３】
本発明は、送信回路と受信回路間において、伝送路を介して、高速に信号を伝送する技術に関する。本発明に係る信号伝送回路は、論理信号を出力する信号出力回路と、信号出力回路と同じ論理信号を出力する、信号出力回路と並列に設けられた電流一定回路とを有しており、いずれか一方が選択される。これにより、信号伝送回路における電源ノイズが低減される。
【００１４】
以下、本発明の実施の形態について図面を参照しながら説明する。以下の説明は、本発明の実施の形態を説明するものであり、本発明が以下の実施形態に限定されるものではない。説明の明確化のため、以下の記載は、適宜、省略及び簡略化がなされている。又、当業者であれば、以下の実施形態の各要素を、本発明の範囲において容易に変更、追加、変換することが可能である。
【００１５】
実施の形態．
本発明の実施の形態に係る信号伝送回路について、図を参照して説明する。図１は、実施の形態に係る出力回路Ｏの構成を示す図である。図１に示すように、実施の形態に係る出力回路Ｏは、ＣＭＯＳ回路ＯＡ、電流一定回路ＯＢ、選択回路ＳＬを備えている。ＣＭＯＳ回路ＯＡ、電流一定回路ＯＢは同論理の回路であり、同じデータが入力されると同じ論理信号を出力する。
【００１６】
ＣＭＯＳ回路ＯＡは、入力されたデータに応じた論理信号を出力する信号出力回路である。電流一定回路ＯＢは、ＣＭＯＳ回路ＯＡと同じデータが入力された場合に、同じ論理信号を出力する。また、電流一定回路ＯＢは、電源からの電流を一定とする。電流一定回路ＯＢは、ＣＭＯＳ回路ＯＡと並列に設けられている。
【００１７】
選択回路ＳＬは、入力される選択信号Ｓに応じて、ＣＭＯＳ回路ＯＡと電流一定回路ＯＢのいずれか一方に、入力データＤを入力し、当該入力データＤに応じた論理信号を出力させる。
【００１８】
ここで、図２を参照して、出力回路Ｏを用いた信号伝送回路の構成について説明する。図２に示すように、実施の形態に係る信号伝送回路は、高速信号を送信する送信側の送信回路１と、送信回路１０からの出力信号を受信する受信回路２を有する。
【００１９】
送信回路１には、複数の出力回路Ｏ１、Ｏ２、・・・、Ｏｎが設けられている。出力回路Ｏ１、Ｏ２、・・・、Ｏｎは、それぞれＣＭＯＳ回路ＯＡ１、ＯＡ２、・・・、ＯＡｎ、電流一定回路ＯＢ１、ＯＢ２、・・・、ＯＢｎを有している。
【００２０】
受信回路２には、複数の入力回路Ｌ１、Ｌ２、・・・、Ｌｎが設けられている。送信回路１の出力回路Ｏ１、Ｏ２、・・・、Ｏｎと受信回路２の入力回路Ｌ１、Ｌ２、・・・、Ｌｎとは伝送路３を介してそれぞれ接続されている。各伝送路３は、終端抵抗Ｒ１、Ｒ２、・・・、Ｒｎの一端が接続され、それぞれ終端されている。終端抵抗Ｒ１、Ｒ２、・・・、Ｒｎの他端には、終端電圧Ｖｔｔが供給されている。
【００２１】
出力回路Ｏ１、Ｏ２、・・・、Ｏｎには、それぞれ選択信号Ｓ１、Ｓ２、・・・、Ｓｎが入力されている。出力回路Ｏ１、Ｏ２、・・・、Ｏｎは、選択信号Ｓ１、Ｓ２、・・・、Ｓｎに応じて、入力データＤ１、Ｄ２、・・・、Ｄｎを、ＣＭＯＳ回路ＯＡ１、ＯＡ２、・・・、ＯＡ又は電流一定回路ＯＢ１、ＯＢ２、・・・、ＯＢｎのいずれか一方に入力して出力する。
【００２２】
図３は、本実施の形態に係る信号伝送回路の回路構成を示す図である。各出力回路Ｏ１、Ｏ２、・・・、Ｏｎは、同一の構成を有している。図３では、出力回路Ｏ１のみを図示している。
【００２３】
図３に示すように、ＣＭＯＳ回路ＯＡは、ＰＭＯＳトランジスタＴｐ１１、ＮＭＯＳトランジスタＴｎ１１を有している。ＰＭＯＳトランジスタＴｐ１１とＮＭＯＳトランジスタＴｎ１１は、電源端子と接地端子との間に直列接続されている。ＰＭＯＳトランジスタＴｐ１１とＮＭＯＳトランジスタＴｎ１１のゲートは接続されており、この接続点ｎ１に入力データＤ１が入力される。ＰＭＯＳトランジスタＴｐ１１とＮＭＯＳトランジスタＴｎ１１の接続点ｎ２がＣＭＯＳ回路ＯＡ１の出力端子となる。
【００２４】
電流一定回路ＯＢは、ＰＭＯＳトランジスタＴｐ２１、ＮＭＯＳトランジスタＴｎ２１、Ｔｎ２２、Ｔｎ２３を有している。電源端子と接地端子との間には、ＰＭＯＳトランジスタＴｐ２１、ＮＭＯＳトランジスタＴｎ２２が直列に接続されている。また、電源端子と接地端子との間には、ＮＭＯＳトランジスタＴｎ２１、Ｔｎ２３が直列に接続されている。ＮＭＯＳトランジスタＴｎ２１、Ｔｎ２３とＰＭＯＳトランジスタＴｐ２１、ＮＭＯＳトランジスタＴｎ２２とは並列に接続されている。
【００２５】
ＰＭＯＳトランジスタＴｐ２１、ＮＭＯＳトランジスタＴｎ２１、Ｔｎ２２、Ｔｎ２３のゲートは接続されており、この接続点ｎ３に入力データＤ１が入力される。また、ＮＭＯＳトランジスタＴｎ２１、Ｔｎ２３の接続点とＰＭＯＳトランジスタＴｐ２１、ＮＭＯＳトランジスタＴｎ２２の接続点とは接続されており、この接続点ｎ４が電流一定回路ＯＢ１の出力端子となる。
【００２６】
ＣＭＯＳ回路ＯＡ１の接続点ｎ１には、スイッチＴｓｗ１１が接続されている。ＣＭＯＳ回路ＯＡ１の接続点ｎ２には、スイッチＴｓｗ１２が接続されている。電流一定回路ＯＢ１の接続点ｎ３には、スイッチＴｓｗ２１が接続されている。電流一定回路ＯＢ１の接続点ｎ４には、スイッチＴｓｗ２２が接続されている。
【００２７】
スイッチＴｓｗ１１、Ｔｓｗ１２、Ｔｓｗ２１、Ｔｓｗ２２は、いずれもＮＭＯＳトランジスタからなる。スイッチＴｓｗ１１、Ｔｓｗ１２の各ゲートには選択回路ＳＬ１からの出力信号が入力される。スイッチＴｓｗ２１、Ｔｓｗ２２の各ゲートには選択回路ＳＬ１から出力信号の反転信号が入力される。
【００２８】
選択回路ＳＬ１は、入力される選択信号Ｓ１に応じて、ＣＭＯＳ回路ＯＡ１と電流一定回路ＯＢ１のいずれかを選択する。選択回路ＳＬ１により選択されたＣＭＯＳ回路ＯＡ１と電流一定回路ＯＢ１のいずれかに、入力データＤ１が入力され、これに応じた論理信号が出力される。出力回路Ｏ１から出力された信号は、入力回路Ｌ１に送られ、終端抵抗Ｒ１で終端電圧Ｖｔｔに接続されている。
【００２９】
図４は、出力回路の一例である、一般的なＣＭＯＳ回路の構成を示す図である。図４に示すように、電源端子と接地端子との間にＰチャネルＭＯＳトランジスタ及びＮチャネルＭＯＳトランジスタが直列に接続されている。ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタの接続点が伝送線を介して入力回路に接続されている。
【００３０】
図５は、高速信号伝送を行う場合の出力回路の一例である、一般的なＣＭＯＳ回路の構成を示す図である。図５に示すように、伝送線には、終端抵抗Ｒを介して終端電圧Ｖｔｔが供給されている。このように、図４、５に示す一般的な出力回路では、入力データは、ＣＭＯＳ回路に入力され、ＣＭＯＳ回路によって入力データに対応した論理信号が出力される。
【００３１】
本実施の形態に係る信号伝送回路では、各出力回路Ｏにおいて、ＣＭＯＳ回路ＯＡと電流一定回路ＯＢのいずれかが選択される。すなわち、入力データは、ＣＭＯＳ回路ＯＡ又は電流一定回路ＯＢのいずれか一方に入力される。
【００３２】
ここで、信号伝送回路の動作の一例について、図３を参照して説明する。選択信号Ｓ１が「０」の場合は、スイッチＴｓｗ１１、Ｔｓｗ１２がＯＮし、スイッチＴｓｗ２１、Ｔｓｗ２２がＯＦＦする。これにより、ＣＭＯＳ回路ＯＡ１が選択される。
【００３３】
一方、選択信号Ｓ１が「１」の場合は、スイッチＴｓｗ１１、Ｔｓｗ１２がＯＦＦし、スイッチＴｓｗ２１、Ｔｓｗ２２がＯＮする。これにより、電流一定回路ＯＢ１が選択される。
【００３４】
図６は、出力回路Ｏ１においてＣＭＯＳ回路ＯＡ１が選択された場合の送信回路１と受信回路２との接続を示している。ＣＭＯＳ回路ＯＡ１が選択されると、図６に示すように、接続点ｎ２と入力回路Ｌ１とが接続される。
【００３５】
図６において、入力回路Ｌ１に入力されるＣＭＯＳ回路ＯＡ１からの論理信号をＶｉｎ（Ａ）とする。また、ＣＭＯＳ回路ＯＡ１において電源から流れる電流をＩｄｄ（Ａ）、ＣＭＯＳ回路ＯＡ１における電源ノイズをＶｄｄ２（Ａ）とする。
【００３６】
図７は、出力回路Ｏ１において電流一定回路ＯＢ１が選択された場合の送信回路１と受信回路２との接続を示している。電流一定回路ＯＢ１が選択されると、図７に示すように、接続点ｎ３と入力回路Ｌ１とが接続される。
【００３７】
図７において、入力回路Ｌ１に入力される電流一定回路ＯＢ１からの論理信号をＶｉｎ（Ｂ）とする。また、電流一定回路ＯＢ１において電源から流れる電流をＩｄｄ（Ｂ）、電流一定回路ＯＢ１における電源ノイズをＶｄｄ２（Ｂ）とする。
【００３８】
図８は、図５、６に示す夫々の場合の、入力回路Ｌ１に入力される論理信号Ｖｉｎ（Ａ）、Ｖｉｎ（Ｂ）の波形を示すグラフである。図８において、論理信号Ｖｉｎ（Ａ）は実線で、論理信号Ｖｉｎ（Ｂ）は破線で示されている。図８に示すように、論理信号Ｖｉｎ（Ａ）、Ｖｉｎ（Ｂ）は同じ波形である。
【００３９】
図９は、図５、６に示す夫々の場合の、ＣＭＯＳ回路ＯＡ１、電流一定回路ＯＢ１において電源から流れる電流Ｉｄｄ（Ａ）、Ｉｄｄ（Ｂ）の波形を示すグラフである。図９において、電流Ｉｄｄ（Ａ）は実線で、電流Ｉｄｄ（Ｂ）は破線で示されている。
【００４０】
図９に示すように、ＣＭＯＳ回路ＯＡ１が選択されている場合、論理信号が「０」の場合は電流が流れないが、「１」の場合には電源から電流Ｉｄｄ（Ａ）が流れる。一方、電流一定回路ＯＢ１が選択されている場合、論理信号が「０」、「１」の場合のいずれも、一定の電流Ｉｄｄ（Ｂ）が流れている。
【００４１】
図１０は、図５、６に示す夫々の場合の、ＣＭＯＳ回路ＯＡ１、電流一定回路ＯＢ１において電源から流れる電源ノイズＶｄｄ２（Ａ）、Ｖｄｄ２（Ｂ）を示すグラフである。図１０において、電源ノイズＶｄｄ２（Ａ）は実線で、Ｖｄｄ２（Ｂ）は破線で示されている。
【００４２】
上述したように、ＣＭＯＳ回路ＯＡ１が選択された場合は論理信号が「０」の場合と「１」の場合で電流量が異なる。一方、電流一定回路ＯＢは選択された場合は、論理信号が「０」の場合と「１」の場合のいずれにおいても、電流量は一定となっている。このため、電源ノイズＶｄｄ２（Ａ）よりもＶｄｄ２（Ｂ）のほうが小さくなる。
【００４３】
このように、出力回路Ｏとして、電流一定回路ＯＢを選択した場合は、ＣＭＯＳ回路ＯＡを選択した場合よりも電源ノイズを小さくすることができる。電源ノイズは、回路の許容値を超えると回路の誤動作を引き起こすため、許容値以下に抑える必要がある。
【００４４】
一方、ＣＭＯＳ回路ＯＡは、電流一定回路ＯＢよりも平均した消費電力が小さくなる。従って、電源ノイズを許容値以下に抑えつつ、消費電力が小さくなるように、ＣＭＯＳ回路ＯＡと電流一定回路ＯＢの選択数を最適とすることが望ましい。これにより、電源ノイズを低減することができるとともに、消費電力を抑制することができる。
【００４５】
以上説明したように、本実施の形態では、出力回路Ｏにおいて、ＣＭＯＳ回路ＯＡと電流一定回路ＯＢとが選択可能に設けられている。電流一定回路ＯＢを選択することにより、出力回路Ｏにおける変化電流を制御することができる。これにより、ＣＭＯＳ回路ＯＡから出力された信号を入力回路Ｌで受信する信号伝送回路に比べて、電源ノイズを低減することができる。
【００４６】
また、多ビットの出力回路Ｏのうち、電源から流れる電流を一定とする電流一定回路ＯＢを選択する個数を最適化することにより、電源ノイズの低減とともに、消費電力の抑制を実現できる。
【００４７】
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
【００４８】
（付記１）
論理信号を出力する信号出力回路と、
前記信号出力回路と同じ論理信号を出力する、前記信号出力回路と並列に設けられた電流一定回路と、
入力される選択信号に応じて、前記信号出力回路と前記電流一定回路のいずれか一方にデータを入力し、当該データに応じた論理信号を出力させる選択回路と、
を備える出力回路。
（付記２）
前記選択回路は、電源ノイズを許容値以下に抑制する場合に、前記電流一定回路を選択する請求項１に記載の出力回路。
（付記３）
前記論理信号が出力される伝送線は終端されていることを特徴とする請求項１又は２に記載の出力回路。
（付記４）
前記信号出力回路は、電源に接続されたＣＭＯＳ回路である請求項１〜３のいずれか１項に記載の出力回路。
（付記５）
前記電流一定回路は、前記電源から流れる電流を一定とする請求項４に記載の出力回路。
（付記６）
請求項１〜５のいずれか１項に記載の出力回路と、
終端された伝送路を介して前記出力回路と接続される入力回路と、
を備える信号伝送回路。
（付記７）
複数の前記出力回路と、
複数の前記出力回路のそれぞれに伝送線を介して接続される複数の入力回路とを備え、
複数の前記出力回路のうちの一部では前記信号出力回路が選択され、残りの前記出力回路では前記電流一定回路が選択される請求項６に記載の信号伝送回路。
（付記８）
入力される選択信号に応じて、論理信号を出力する信号出力回路と、前記信号出力回路と同じ論理信号を出力する電流一定回路のいずれか一方にデータを入力し、
前記データが入力された前記信号出力回路と前記電流一定回路のいずれか一方から、当該データに応じた論理信号を出力する、
信号伝送方法。
（付記９）
電源ノイズを許容値以下に抑制する場合に、前記電流一定回路を選択する請求項８に記載の信号伝送方法。
（付記１０）
複数の出力回路のうちの一部において、前記信号出力回路を選択し、
残りの前記出力回路では、前記電流一定回路を選択する、
請求項８又は９に記載の信号伝送方法。
【符号の説明】
【００４９】
１ 送信回路
２ 受信回路
３ 伝送路
Ｏ 出力回路
ＯＡ ＣＭＯＳ回路
ＯＢ 電流一定回路
Ｓ 選択信号
Ｄ 入力データ
Ｌ 入力回路
Ｒ 終端抵抗
ＳＬ 選択回路
Ｔｓｗ スイッチ
Ｔｐ ＰＭＯＳトランジスタ
Ｔｎ ＮＭＯＳトランジスタ
【技術分野】
【０００１】
本発明は、出力回路、信号伝送回路及び信号伝送方法に関する。
【背景技術】
【０００２】
信号を送信する送信回路と、送信回路からの信号を伝送路を介して受信する受信回路との間の信号伝送を制御する信号伝送回路が知られている。特許文献１には、ＬＳＩ間の信号伝送において、信号を高速に出力するＬＶＤＳ（Low Voltage Differential Signaling）回路が開示されている。ＬＶＤＳ回路は、論理出力と、ハイインピーダンス出力とを行う。論理出力の場合とハイインピーダンス出力の場合とで電流値を変化させることにより、消費電力を低減している。
【０００３】
特許文献２には、ＬＶＤＳ方式の信号伝送システムが開示されている。この信号送受信システムでは、データ送信時における送信データとテスト信号との可変出力部への入力が選択的に切り替えられる。可変出力部の出力レベルは、伝送路を介してテスト信号を送受信した結果に基づいて決定されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００５−１０９８９７号公報
【特許文献２】特開２００６−１４８３８９号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
一般的に、送信回路において信号を出力する出力回路としてＣＭＯＳ回路が用いられている。ＣＭＯＳ回路は、電源端子と接地端子との間にＰチャネルＭＯＳトランジスタ、ＮチャネルＭＯＳトランジスタが直列に接続された構成を有している。高速信号を伝送する際の信号反射や波形歪み等の防止のために、伝送路は終端抵抗等により終端されている。
【０００６】
このような信号伝送回路では、信号「１」の場合は電源から電流が流れ、信号「０」の場合には電源からの電流が流れない。このため、多ビットの信号が「０」から「１」又は「０」から「１」に変化した場合、電源ノイズが大きくなるという問題がある。
【０００７】
本発明は、上記の問題を背景としてなされたものであり、電源ノイズの低減を図ることができる信号伝送回路、信号伝送方法を提供することを主たる目的とする。
【課題を解決するための手段】
【０００８】
本発明の一態様に係る出力回路は、論理信号を出力する信号出力回路と、前記信号出力回路と同じ論理信号を出力する、前記信号出力回路と並列に設けられた電流一定回路と、入力される選択信号に応じて、前記信号出力回路と前記電流一定回路のいずれか一方にデータを入力し、当該データに応じた論理信号を出力させる選択回路とを備える。
【０００９】
本発明の一態様に係る信号伝送回路は、上記記載の出力回路と、終端された伝送路を介して前記出力回路と接続される入力回路とを備える。
【００１０】
本発明の他の態様に係る信号伝送方法は、入力される選択信号に応じて、論理信号を出力する信号出力回路と、前記信号出力回路と同じ論理信号を出力する電流一定回路のいずれか一方を選択してデータを入力し、前記データが入力された前記信号出力回路と前記電流一定回路のいずれか一方から、当該データに応じた論理信号を出力する。
【発明の効果】
【００１１】
本発明では、電源ノイズの低減を図ることができる信号伝送回路、信号伝送方法を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】実施の形態に係る出力回路の構成を示す図である。
【図２】実施の形態に係る出力回路を備える信号伝送回路の構成を示す図である。
【図３】実施の形態に係る出力回路を備える信号伝送回路の回路構成を示す図である。
【図４】出力回路の一例である、一般的なＣＭＯＳ回路の構成を示す図である。
【図５】出力回路の他の例である、一般的なＣＭＯＳ回路の構成を示す図である。
【図６】実施の形態に係る信号伝送回路において、ＣＭＯＳ回路が選択された場合の出力回路と入力回路の接続状態を示す図である。
【図７】実施の形態に係る信号伝送回路において、電流一定回路が選択された場合の出力回路と入力回路の接続状態を示す図である。
【図８】実施の形態に係る信号伝送回路の出力回路への入力データの波形を示す図である。
【図９】実施の形態に係る信号伝送回路の出力回路からの論理信号の波形を示す図である。
【図１０】実施の形態に係る信号伝送回路の電源ノイズを示す図である。
【発明を実施するための形態】
【００１３】
本発明は、送信回路と受信回路間において、伝送路を介して、高速に信号を伝送する技術に関する。本発明に係る信号伝送回路は、論理信号を出力する信号出力回路と、信号出力回路と同じ論理信号を出力する、信号出力回路と並列に設けられた電流一定回路とを有しており、いずれか一方が選択される。これにより、信号伝送回路における電源ノイズが低減される。
【００１４】
以下、本発明の実施の形態について図面を参照しながら説明する。以下の説明は、本発明の実施の形態を説明するものであり、本発明が以下の実施形態に限定されるものではない。説明の明確化のため、以下の記載は、適宜、省略及び簡略化がなされている。又、当業者であれば、以下の実施形態の各要素を、本発明の範囲において容易に変更、追加、変換することが可能である。
【００１５】
実施の形態．
本発明の実施の形態に係る信号伝送回路について、図を参照して説明する。図１は、実施の形態に係る出力回路Ｏの構成を示す図である。図１に示すように、実施の形態に係る出力回路Ｏは、ＣＭＯＳ回路ＯＡ、電流一定回路ＯＢ、選択回路ＳＬを備えている。ＣＭＯＳ回路ＯＡ、電流一定回路ＯＢは同論理の回路であり、同じデータが入力されると同じ論理信号を出力する。
【００１６】
ＣＭＯＳ回路ＯＡは、入力されたデータに応じた論理信号を出力する信号出力回路である。電流一定回路ＯＢは、ＣＭＯＳ回路ＯＡと同じデータが入力された場合に、同じ論理信号を出力する。また、電流一定回路ＯＢは、電源からの電流を一定とする。電流一定回路ＯＢは、ＣＭＯＳ回路ＯＡと並列に設けられている。
【００１７】
選択回路ＳＬは、入力される選択信号Ｓに応じて、ＣＭＯＳ回路ＯＡと電流一定回路ＯＢのいずれか一方に、入力データＤを入力し、当該入力データＤに応じた論理信号を出力させる。
【００１８】
ここで、図２を参照して、出力回路Ｏを用いた信号伝送回路の構成について説明する。図２に示すように、実施の形態に係る信号伝送回路は、高速信号を送信する送信側の送信回路１と、送信回路１０からの出力信号を受信する受信回路２を有する。
【００１９】
送信回路１には、複数の出力回路Ｏ１、Ｏ２、・・・、Ｏｎが設けられている。出力回路Ｏ１、Ｏ２、・・・、Ｏｎは、それぞれＣＭＯＳ回路ＯＡ１、ＯＡ２、・・・、ＯＡｎ、電流一定回路ＯＢ１、ＯＢ２、・・・、ＯＢｎを有している。
【００２０】
受信回路２には、複数の入力回路Ｌ１、Ｌ２、・・・、Ｌｎが設けられている。送信回路１の出力回路Ｏ１、Ｏ２、・・・、Ｏｎと受信回路２の入力回路Ｌ１、Ｌ２、・・・、Ｌｎとは伝送路３を介してそれぞれ接続されている。各伝送路３は、終端抵抗Ｒ１、Ｒ２、・・・、Ｒｎの一端が接続され、それぞれ終端されている。終端抵抗Ｒ１、Ｒ２、・・・、Ｒｎの他端には、終端電圧Ｖｔｔが供給されている。
【００２１】
出力回路Ｏ１、Ｏ２、・・・、Ｏｎには、それぞれ選択信号Ｓ１、Ｓ２、・・・、Ｓｎが入力されている。出力回路Ｏ１、Ｏ２、・・・、Ｏｎは、選択信号Ｓ１、Ｓ２、・・・、Ｓｎに応じて、入力データＤ１、Ｄ２、・・・、Ｄｎを、ＣＭＯＳ回路ＯＡ１、ＯＡ２、・・・、ＯＡ又は電流一定回路ＯＢ１、ＯＢ２、・・・、ＯＢｎのいずれか一方に入力して出力する。
【００２２】
図３は、本実施の形態に係る信号伝送回路の回路構成を示す図である。各出力回路Ｏ１、Ｏ２、・・・、Ｏｎは、同一の構成を有している。図３では、出力回路Ｏ１のみを図示している。
【００２３】
図３に示すように、ＣＭＯＳ回路ＯＡは、ＰＭＯＳトランジスタＴｐ１１、ＮＭＯＳトランジスタＴｎ１１を有している。ＰＭＯＳトランジスタＴｐ１１とＮＭＯＳトランジスタＴｎ１１は、電源端子と接地端子との間に直列接続されている。ＰＭＯＳトランジスタＴｐ１１とＮＭＯＳトランジスタＴｎ１１のゲートは接続されており、この接続点ｎ１に入力データＤ１が入力される。ＰＭＯＳトランジスタＴｐ１１とＮＭＯＳトランジスタＴｎ１１の接続点ｎ２がＣＭＯＳ回路ＯＡ１の出力端子となる。
【００２４】
電流一定回路ＯＢは、ＰＭＯＳトランジスタＴｐ２１、ＮＭＯＳトランジスタＴｎ２１、Ｔｎ２２、Ｔｎ２３を有している。電源端子と接地端子との間には、ＰＭＯＳトランジスタＴｐ２１、ＮＭＯＳトランジスタＴｎ２２が直列に接続されている。また、電源端子と接地端子との間には、ＮＭＯＳトランジスタＴｎ２１、Ｔｎ２３が直列に接続されている。ＮＭＯＳトランジスタＴｎ２１、Ｔｎ２３とＰＭＯＳトランジスタＴｐ２１、ＮＭＯＳトランジスタＴｎ２２とは並列に接続されている。
【００２５】
ＰＭＯＳトランジスタＴｐ２１、ＮＭＯＳトランジスタＴｎ２１、Ｔｎ２２、Ｔｎ２３のゲートは接続されており、この接続点ｎ３に入力データＤ１が入力される。また、ＮＭＯＳトランジスタＴｎ２１、Ｔｎ２３の接続点とＰＭＯＳトランジスタＴｐ２１、ＮＭＯＳトランジスタＴｎ２２の接続点とは接続されており、この接続点ｎ４が電流一定回路ＯＢ１の出力端子となる。
【００２６】
ＣＭＯＳ回路ＯＡ１の接続点ｎ１には、スイッチＴｓｗ１１が接続されている。ＣＭＯＳ回路ＯＡ１の接続点ｎ２には、スイッチＴｓｗ１２が接続されている。電流一定回路ＯＢ１の接続点ｎ３には、スイッチＴｓｗ２１が接続されている。電流一定回路ＯＢ１の接続点ｎ４には、スイッチＴｓｗ２２が接続されている。
【００２７】
スイッチＴｓｗ１１、Ｔｓｗ１２、Ｔｓｗ２１、Ｔｓｗ２２は、いずれもＮＭＯＳトランジスタからなる。スイッチＴｓｗ１１、Ｔｓｗ１２の各ゲートには選択回路ＳＬ１からの出力信号が入力される。スイッチＴｓｗ２１、Ｔｓｗ２２の各ゲートには選択回路ＳＬ１から出力信号の反転信号が入力される。
【００２８】
選択回路ＳＬ１は、入力される選択信号Ｓ１に応じて、ＣＭＯＳ回路ＯＡ１と電流一定回路ＯＢ１のいずれかを選択する。選択回路ＳＬ１により選択されたＣＭＯＳ回路ＯＡ１と電流一定回路ＯＢ１のいずれかに、入力データＤ１が入力され、これに応じた論理信号が出力される。出力回路Ｏ１から出力された信号は、入力回路Ｌ１に送られ、終端抵抗Ｒ１で終端電圧Ｖｔｔに接続されている。
【００２９】
図４は、出力回路の一例である、一般的なＣＭＯＳ回路の構成を示す図である。図４に示すように、電源端子と接地端子との間にＰチャネルＭＯＳトランジスタ及びＮチャネルＭＯＳトランジスタが直列に接続されている。ＰチャネルＭＯＳトランジスタとＮチャネルＭＯＳトランジスタの接続点が伝送線を介して入力回路に接続されている。
【００３０】
図５は、高速信号伝送を行う場合の出力回路の一例である、一般的なＣＭＯＳ回路の構成を示す図である。図５に示すように、伝送線には、終端抵抗Ｒを介して終端電圧Ｖｔｔが供給されている。このように、図４、５に示す一般的な出力回路では、入力データは、ＣＭＯＳ回路に入力され、ＣＭＯＳ回路によって入力データに対応した論理信号が出力される。
【００３１】
本実施の形態に係る信号伝送回路では、各出力回路Ｏにおいて、ＣＭＯＳ回路ＯＡと電流一定回路ＯＢのいずれかが選択される。すなわち、入力データは、ＣＭＯＳ回路ＯＡ又は電流一定回路ＯＢのいずれか一方に入力される。
【００３２】
ここで、信号伝送回路の動作の一例について、図３を参照して説明する。選択信号Ｓ１が「０」の場合は、スイッチＴｓｗ１１、Ｔｓｗ１２がＯＮし、スイッチＴｓｗ２１、Ｔｓｗ２２がＯＦＦする。これにより、ＣＭＯＳ回路ＯＡ１が選択される。
【００３３】
一方、選択信号Ｓ１が「１」の場合は、スイッチＴｓｗ１１、Ｔｓｗ１２がＯＦＦし、スイッチＴｓｗ２１、Ｔｓｗ２２がＯＮする。これにより、電流一定回路ＯＢ１が選択される。
【００３４】
図６は、出力回路Ｏ１においてＣＭＯＳ回路ＯＡ１が選択された場合の送信回路１と受信回路２との接続を示している。ＣＭＯＳ回路ＯＡ１が選択されると、図６に示すように、接続点ｎ２と入力回路Ｌ１とが接続される。
【００３５】
図６において、入力回路Ｌ１に入力されるＣＭＯＳ回路ＯＡ１からの論理信号をＶｉｎ（Ａ）とする。また、ＣＭＯＳ回路ＯＡ１において電源から流れる電流をＩｄｄ（Ａ）、ＣＭＯＳ回路ＯＡ１における電源ノイズをＶｄｄ２（Ａ）とする。
【００３６】
図７は、出力回路Ｏ１において電流一定回路ＯＢ１が選択された場合の送信回路１と受信回路２との接続を示している。電流一定回路ＯＢ１が選択されると、図７に示すように、接続点ｎ３と入力回路Ｌ１とが接続される。
【００３７】
図７において、入力回路Ｌ１に入力される電流一定回路ＯＢ１からの論理信号をＶｉｎ（Ｂ）とする。また、電流一定回路ＯＢ１において電源から流れる電流をＩｄｄ（Ｂ）、電流一定回路ＯＢ１における電源ノイズをＶｄｄ２（Ｂ）とする。
【００３８】
図８は、図５、６に示す夫々の場合の、入力回路Ｌ１に入力される論理信号Ｖｉｎ（Ａ）、Ｖｉｎ（Ｂ）の波形を示すグラフである。図８において、論理信号Ｖｉｎ（Ａ）は実線で、論理信号Ｖｉｎ（Ｂ）は破線で示されている。図８に示すように、論理信号Ｖｉｎ（Ａ）、Ｖｉｎ（Ｂ）は同じ波形である。
【００３９】
図９は、図５、６に示す夫々の場合の、ＣＭＯＳ回路ＯＡ１、電流一定回路ＯＢ１において電源から流れる電流Ｉｄｄ（Ａ）、Ｉｄｄ（Ｂ）の波形を示すグラフである。図９において、電流Ｉｄｄ（Ａ）は実線で、電流Ｉｄｄ（Ｂ）は破線で示されている。
【００４０】
図９に示すように、ＣＭＯＳ回路ＯＡ１が選択されている場合、論理信号が「０」の場合は電流が流れないが、「１」の場合には電源から電流Ｉｄｄ（Ａ）が流れる。一方、電流一定回路ＯＢ１が選択されている場合、論理信号が「０」、「１」の場合のいずれも、一定の電流Ｉｄｄ（Ｂ）が流れている。
【００４１】
図１０は、図５、６に示す夫々の場合の、ＣＭＯＳ回路ＯＡ１、電流一定回路ＯＢ１において電源から流れる電源ノイズＶｄｄ２（Ａ）、Ｖｄｄ２（Ｂ）を示すグラフである。図１０において、電源ノイズＶｄｄ２（Ａ）は実線で、Ｖｄｄ２（Ｂ）は破線で示されている。
【００４２】
上述したように、ＣＭＯＳ回路ＯＡ１が選択された場合は論理信号が「０」の場合と「１」の場合で電流量が異なる。一方、電流一定回路ＯＢは選択された場合は、論理信号が「０」の場合と「１」の場合のいずれにおいても、電流量は一定となっている。このため、電源ノイズＶｄｄ２（Ａ）よりもＶｄｄ２（Ｂ）のほうが小さくなる。
【００４３】
このように、出力回路Ｏとして、電流一定回路ＯＢを選択した場合は、ＣＭＯＳ回路ＯＡを選択した場合よりも電源ノイズを小さくすることができる。電源ノイズは、回路の許容値を超えると回路の誤動作を引き起こすため、許容値以下に抑える必要がある。
【００４４】
一方、ＣＭＯＳ回路ＯＡは、電流一定回路ＯＢよりも平均した消費電力が小さくなる。従って、電源ノイズを許容値以下に抑えつつ、消費電力が小さくなるように、ＣＭＯＳ回路ＯＡと電流一定回路ＯＢの選択数を最適とすることが望ましい。これにより、電源ノイズを低減することができるとともに、消費電力を抑制することができる。
【００４５】
以上説明したように、本実施の形態では、出力回路Ｏにおいて、ＣＭＯＳ回路ＯＡと電流一定回路ＯＢとが選択可能に設けられている。電流一定回路ＯＢを選択することにより、出力回路Ｏにおける変化電流を制御することができる。これにより、ＣＭＯＳ回路ＯＡから出力された信号を入力回路Ｌで受信する信号伝送回路に比べて、電源ノイズを低減することができる。
【００４６】
また、多ビットの出力回路Ｏのうち、電源から流れる電流を一定とする電流一定回路ＯＢを選択する個数を最適化することにより、電源ノイズの低減とともに、消費電力の抑制を実現できる。
【００４７】
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
【００４８】
（付記１）
論理信号を出力する信号出力回路と、
前記信号出力回路と同じ論理信号を出力する、前記信号出力回路と並列に設けられた電流一定回路と、
入力される選択信号に応じて、前記信号出力回路と前記電流一定回路のいずれか一方にデータを入力し、当該データに応じた論理信号を出力させる選択回路と、
を備える出力回路。
（付記２）
前記選択回路は、電源ノイズを許容値以下に抑制する場合に、前記電流一定回路を選択する請求項１に記載の出力回路。
（付記３）
前記論理信号が出力される伝送線は終端されていることを特徴とする請求項１又は２に記載の出力回路。
（付記４）
前記信号出力回路は、電源に接続されたＣＭＯＳ回路である請求項１〜３のいずれか１項に記載の出力回路。
（付記５）
前記電流一定回路は、前記電源から流れる電流を一定とする請求項４に記載の出力回路。
（付記６）
請求項１〜５のいずれか１項に記載の出力回路と、
終端された伝送路を介して前記出力回路と接続される入力回路と、
を備える信号伝送回路。
（付記７）
複数の前記出力回路と、
複数の前記出力回路のそれぞれに伝送線を介して接続される複数の入力回路とを備え、
複数の前記出力回路のうちの一部では前記信号出力回路が選択され、残りの前記出力回路では前記電流一定回路が選択される請求項６に記載の信号伝送回路。
（付記８）
入力される選択信号に応じて、論理信号を出力する信号出力回路と、前記信号出力回路と同じ論理信号を出力する電流一定回路のいずれか一方にデータを入力し、
前記データが入力された前記信号出力回路と前記電流一定回路のいずれか一方から、当該データに応じた論理信号を出力する、
信号伝送方法。
（付記９）
電源ノイズを許容値以下に抑制する場合に、前記電流一定回路を選択する請求項８に記載の信号伝送方法。
（付記１０）
複数の出力回路のうちの一部において、前記信号出力回路を選択し、
残りの前記出力回路では、前記電流一定回路を選択する、
請求項８又は９に記載の信号伝送方法。
【符号の説明】
【００４９】
１ 送信回路
２ 受信回路
３ 伝送路
Ｏ 出力回路
ＯＡ ＣＭＯＳ回路
ＯＢ 電流一定回路
Ｓ 選択信号
Ｄ 入力データ
Ｌ 入力回路
Ｒ 終端抵抗
ＳＬ 選択回路
Ｔｓｗ スイッチ
Ｔｐ ＰＭＯＳトランジスタ
Ｔｎ ＮＭＯＳトランジスタ
【特許請求の範囲】
【請求項１】
論理信号を出力する信号出力回路と、
前記信号出力回路と同じ論理信号を出力する、前記信号出力回路と並列に設けられた電流一定回路と、
入力される選択信号に応じて、前記信号出力回路と前記電流一定回路のいずれか一方にデータを入力し、当該データに応じた論理信号を出力させる選択回路と、
を備える出力回路。
【請求項２】
前記選択回路は、電源ノイズを許容値以下に抑制する場合に、前記電流一定回路を選択する請求項１に記載の出力回路。
【請求項３】
前記論理信号が出力される伝送線は終端されていることを特徴とする請求項１又は２に記載の出力回路。
【請求項４】
前記信号出力回路は、電源に接続されたＣＭＯＳ回路である請求項１〜３のいずれか１項に記載の出力回路。
【請求項５】
前記電流一定回路は、前記電源から流れる電流を一定とする請求項４に記載の出力回路。
【請求項６】
請求項１〜５のいずれか１項に記載の出力回路と、
終端された伝送路を介して前記出力回路と接続される入力回路と、
を備える信号伝送回路。
【請求項７】
複数の前記出力回路と、
複数の前記出力回路のそれぞれに伝送線を介して接続される複数の入力回路とを備え、
複数の前記出力回路のうちの一部では前記信号出力回路が選択され、残りの前記出力回路では前記電流一定回路が選択される請求項６に記載の信号伝送回路。
【請求項８】
論理信号を出力する信号出力回路と前記信号出力回路と同じ論理信号を出力する電流一定回路とを有する出力回路に入力される選択信号に応じて、前記信号出力回路と電流一定回路のいずれか一方を選択してデータを入力し、
前記データが入力された前記信号出力回路と前記電流一定回路のいずれか一方から、当該データに応じた論理信号を出力する、
信号伝送方法。
【請求項９】
電源ノイズを許容値以下に抑制する場合に、前記電流一定回路を選択する請求項８に記載の信号伝送方法。
【請求項１０】
複数の出力回路のうちの一部において、前記信号出力回路を選択し、
残りの前記出力回路では、前記電流一定回路を選択する、
請求項８又は９に記載の信号伝送方法。
【請求項１】
論理信号を出力する信号出力回路と、
前記信号出力回路と同じ論理信号を出力する、前記信号出力回路と並列に設けられた電流一定回路と、
入力される選択信号に応じて、前記信号出力回路と前記電流一定回路のいずれか一方にデータを入力し、当該データに応じた論理信号を出力させる選択回路と、
を備える出力回路。
【請求項２】
前記選択回路は、電源ノイズを許容値以下に抑制する場合に、前記電流一定回路を選択する請求項１に記載の出力回路。
【請求項３】
前記論理信号が出力される伝送線は終端されていることを特徴とする請求項１又は２に記載の出力回路。
【請求項４】
前記信号出力回路は、電源に接続されたＣＭＯＳ回路である請求項１〜３のいずれか１項に記載の出力回路。
【請求項５】
前記電流一定回路は、前記電源から流れる電流を一定とする請求項４に記載の出力回路。
【請求項６】
請求項１〜５のいずれか１項に記載の出力回路と、
終端された伝送路を介して前記出力回路と接続される入力回路と、
を備える信号伝送回路。
【請求項７】
複数の前記出力回路と、
複数の前記出力回路のそれぞれに伝送線を介して接続される複数の入力回路とを備え、
複数の前記出力回路のうちの一部では前記信号出力回路が選択され、残りの前記出力回路では前記電流一定回路が選択される請求項６に記載の信号伝送回路。
【請求項８】
論理信号を出力する信号出力回路と前記信号出力回路と同じ論理信号を出力する電流一定回路とを有する出力回路に入力される選択信号に応じて、前記信号出力回路と電流一定回路のいずれか一方を選択してデータを入力し、
前記データが入力された前記信号出力回路と前記電流一定回路のいずれか一方から、当該データに応じた論理信号を出力する、
信号伝送方法。
【請求項９】
電源ノイズを許容値以下に抑制する場合に、前記電流一定回路を選択する請求項８に記載の信号伝送方法。
【請求項１０】
複数の出力回路のうちの一部において、前記信号出力回路を選択し、
残りの前記出力回路では、前記電流一定回路を選択する、
請求項８又は９に記載の信号伝送方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２０１３−７０２５０（Ｐ２０１３−７０２５０Ａ）
【公開日】平成２５年４月１８日（２０１３．４．１８）
【国際特許分類】
【出願番号】特願２０１１−２０７５１３（Ｐ２０１１−２０７５１３）
【出願日】平成２３年９月２２日（２０１１．９．２２）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
【公開日】平成２５年４月１８日（２０１３．４．１８）
【国際特許分類】
【出願日】平成２３年９月２２日（２０１１．９．２２）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
[ Back to top ]