【課題】２４ビット、３６ビットのデータを送信する場合に効率的なデータ符号化及び復号化方式を行うシリアル伝送システムを提供する。
【解決手段】自然数ｎ×１２ビットのパラレルデータをｎ個のシリアルデータに変換して各自然数ｍビットの送信信号を送信する送信装置であって、入力されるパラレルデータを１２ビット毎のｎ個の１２ビットのパラレルデータに分割する分割手段と、分割されたｎ個の１２ビットのパラレルデータをそれぞれ１４ビットのパラレルデータに１２Ｂ１４Ｂ変換して出力する符号化回路と、１２Ｂ１４Ｂ変換されたｎ個の１４ビットのパラレルデータをそれぞれ１ビットのシリアルデータにパラレルシリアル変換して出力するパラレルシリアル変換回路と、パラレルシリアル変換されたｎ個の１ビットのシリアルデータを増幅してｍビットの送信信号としてそれぞれｎ個の伝送路に送信するｍビットドライバ回路とを備える。 （もっと読む）

【課題】本発明は、制限された面積から充分なインダクタンスを確保して安定的に送受信できる半導体システムのための無線信号送受信装置を提供することを目的とする。
【解決手段】無線信号送受信装置１００は、並列入力信号を直列信号に変換して出力し、直列入力信号を並列信号に変換して出力するサーデス信号およびサーデス回路１０５から出力される直列信号によりインダクタンスを発生し、外部装置と誘導結合現象によって発生した信号をサーデス回路１０５の直列信号に提供するカップリングパッド１１１を備える。 （もっと読む）

【課題】電源ノイズの低減を図ることができる出力回路を提供する。
【解決手段】本発明の実施の形態に係る出力回路Ｏは、論理信号を出力するＣＭＯＳ回路ＯＡと、ＣＭＯＳ回路ＯＡと同じ論理信号を出力する、ＣＭＯＳ回路ＯＡと並列に設けられた電流一定回路ＯＢと、入力される選択信号Ｓに応じて、ＣＭＯＳ回路ＯＡと電流一定回路ＯＢのいずれか一方にデータＤを入力し、データＤに応じた論理信号を出力させる選択回路ＳＬとを備え、電源ノイズを許容値以下に抑える必要がある場合に、電流一定回路ＯＢを選択する。 （もっと読む）

【課題】電気自動車、モータドライバのような分野では、高電圧領域と低電圧領域とが採用されており、安全性の理由から、それぞれの電圧領域を互いに分離（絶縁）させ、高電圧から高感度回路を保護する。
【解決手段】デジタルデータ信号の周波数とは異なる周波数を有するキャリア信号を用いてこのデジタルデータ信号を通信する通信回路は、第１の組のキャパシタと、第２の組のキャパシタと、第１の回路と、第２の回路とを有する。第１の回路は、キャリア信号及びこのキャリア信号の反転とそれぞれ混合された混合データ信号を発生させ、キャリア信号及びこのキャリア信号の反転とそれぞれ混合された混合反転データ信号を発生させ、混合データ信号を第１の組のキャパシタに供給し、混合反転データ信号を第２の組のキャパシタに供給する。第２回路は、混合信号からデータ信号を再生させる。 （もっと読む）

【課題】 伝送チップ上でのデータピン配列と、伝送チップと受信チップとの間のライン配列とが互いに異なってもクロストークを防止できる技術を提供すること。
【解決手段】伝送チップと、受信チップと、前記伝送チップから前記受信チップにデータを伝送するための複数のラインとを備え、前記伝送チップは、前記複数のラインに伝送されるデータパターンと前記複数のラインの配列情報とに応じて、前記複数のライン上で発生するクロストーク防止動作を行うことを特徴とする。 （もっと読む）

【課題】UHS-IIモードと従来のモードのいずれかで信号を伝送するための、簡素かつ効率的な回路および方法。
【解決手段】インターフェース回路は、メモリカードとホストデバイスとの間の通信を実現する。インターフェース回路は、ピンの第1のセットと、ピンの第2のセットと、制御ユニットとを含む。制御ユニットは、ピンの第1のセットを介して第1のモードで信号の第1のセットを伝送する場合、ピンの第1のセットを有効にしてピンの第2のセットを無効にし、ピンの第2のセットを介して第2のモードで信号の第2のセットを伝送する場合、ピンの第1のセットを無効にしてピンの第2のセットを有効にする。制御ユニットは、ピンの第2のセットのクロックピンを介して、第2のモードで、差動シグナリングによって、信号の第2のセットのクロック信号を伝送する。第2のモードでの信号伝送は、第1のモードでの信号伝送よりも高速である。 （もっと読む）

【課題】低コストかつ実装密度が高い回路基板を用いて、信号線間のクロストークノイズを低減するとともに、スタブによる反射ノイズを低減することのできる信号伝送回路を提供する。
【解決手段】本発明に係る信号伝送回路において、電子部品のリード端子と貫通ビアは表層配線で接続され、貫通ビアの途中に分岐を設けないように構成されている。さらに、第２電子部品を接続する第２配線間に、第１電子部品を接続する第１配線を配置し、第１配線と第２配線の間で信号をインターリーブ送信する。 （もっと読む）

【課題】データを伝送するにあたって発生するクロストーク及びＳＳＯによるノイズを減らすことが可能なデータ伝送回路及びデータ送受信システムを提供する。
【解決手段】ニブルデータＤ０〜Ｄ３が２攻撃者１被害者パターンを有するか、全て同じ値を有する場合、反転信号をＩＮＶ活性化するパターン感知部３１０と、ニブルデータＤ０〜Ｄ３を複数の伝送ラインＬＩＮＥ０〜ＬＩＮＥ３に伝送し、反転信号ＩＮＶに応じて、ニブルデータＤ０〜Ｄ３のうち一部のデータＤ２，Ｄ３を反転してまたは非反転で伝送するデータ伝送部３２０とを備える。 （もっと読む）

【課題】常に信頼性の高いパラレルデータ出力制御が行えるをパラレルデータ出力制御回路を得る。
【解決手段】ＣＰＵ１２はバッファ１３からのリクエストＲＱに応答して内蔵ＲＡＭ１１よりデジタルデータをバッファ１３に出力する。バッファ１３は複数段構成のＦＩＦＯを有し、ＦＩＦＯの各段は１単位（１０ビット）のデジタルデータを格納可能であり、バッファ１３全体としてＦＩＦＯの構成段数単位分のデジタルデータを格納することができる。レジスタ１４は出力制御クロックＣＫ１５に同期して、バッファ１３内部に格納したデジタルデータを１単位ごとに取り込む。レジスタ１４に格納されたデジタルデータがＤ／Ａ変換用データＤａｔａとしてパラレルＤＡＣ２に出力される。ＷＲ信号出力タイマ１７は出力制御クロックＣＫ１５に同期して“Ｌ”の１ショットパルスを有する書き込み制御信号ＷＲを生成する。 （もっと読む）

【課題】２つの通信機が同じ通信線を共用して共通の制御装置と通信するシステムにおいて、混信を許しつつも、混信によって正しくなくなってしまったデータを制御装置が通常通り扱ってしまう可能性を低減することを目的とする。
【解決手段】ＴＰＭＳ受信機３は、１つのフレームをボデーＥＣＵ５へ送信する際、当該１つのフレームに含まれる複数のデータビットに基づく信号を上り信号線９ａ、９ｃに送出開始し、当該信号の送信中、上り信号線９ａ、９ｃに送出した信号と、自己チェック用配線９ｅから入力されるＦＢ信号とを比較し、比較の結果、両者が一致しない場合は、当該１つのフレームをボデーＥＣＵ５に破棄させるため、上り信号線９ａ、９ｃの信号レベルを所定の無効化期間だけ強制的に所定の信号レベルとするための所定の無効化信号（ローレベル信号）を、上り信号線９ａ、９ｃに送出する。 （もっと読む）

【課題】電磁波の不要輻射および伝送欠陥を低コストで低減することができる、半導体集積装置およびそれを備える表示装置を提供することを目的とする。
【解決手段】タイミングコントローラＩＣ４００が含む出力インターフェース回路４２０＿１は、出力バッファ４２２と、出力バッファ４２２の後段に設けられた減衰部４２４とを有している。出力バッファ４２２は、正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）からなる差動信号を出力する。減衰部４２４は、１対のローパスフィルタ４２５Ａおよび４２５Ｂを有している。ローパスフィルタ４２５Ａおよび４２５Ｂにより高周波成分がそれぞれ減衰された正側画像信号ＤＶ１（＋）および負側画像信号ＤＶ１（−）は、それぞれ伝送線路６１０Ａおよび６１０Ｂに与えられる。 （もっと読む）

【課題】ビデオ信号などのデジタル信号を他の電子機器との間で双方向に効率よく伝送可能とする。
【解決手段】シンク機器１３０とシンク機器１４０は例えば別部屋に配置されたテレビ受信機である。シンク機器間はケーブル３００により接続される。このケーブル３００には、Data0〜Data5の６本の差動信号レーンが用意され、機器間でデジタル信号の双方向伝送が可能である。また、ケーブル３００には、双方向通信ラインが用意されている。この双方向通信ラインは、例えば、ＨＤＭＩのＣＥＣラインと同等の双方向制御ライン、あるいは、双方向差動通信ラインとして構成される。機器間でデジタル信号を伝送する際、機器間で双方向通信ラインを利用して通信が行われ、使用レーン数、使用レーン番号、伝送方向、搬送クロック周波数などの伝送路構成が決定される。この決定に基づいて、各機器のデータ送受信部１３２，１４２における伝送路構成が制御される。 （もっと読む）

【課題】複数のデータ伝送路のタイミングを低コストで同期可能な半導体デバイスを提供すること。
【解決手段】送信側から受信側にデータをシリアル送信する半導体デバイス１００であって、データ転送の合間に、同期判定用のコードを送信する同期判定コード送信手段３０１，３０２と、送信側と受信側に共通のクロック信号を提供するクロック信号提供手段１０３と、クロック信号に同期して同じデータを送信する複数の伝送路１１７と、受信側に提供されたクロック信号の位相を、それぞれ異なる所定量遅延させ複数の遅延クロック信号を生成するクロック生成手段１１０と、遅延クロック信号に同期して伝送路を介して送信されたデータを取り込む複数の受信バッファ１１１と、コードを予め定められた規則に基づき検証して複数の受信バッファから１つの受信バッファを、複数の遅延クロック信号から１つの遅延クロック信号をそれぞれ選択する選択手段１１３、１１５と、を有する。 （もっと読む）

【課題】長距離伝送路区間における通信速度がより高速化しても、比較的簡素な構成で安定した通信を実現する。
【解決手段】４０Ｇｂｐｓで通信を行うメディアコンバータ６，８は、光トランシーバ２０、フレーム処理部２２、ＦＥＣ２４〜３０、長距離ＴＲ３２〜３８、及び波長フィルタ４０を備えている。また、これらの間では、電気信号を４本のレーンでパラレル転送する。ＦＥＣ２４〜３０、及び長距離ＴＲ３２〜３８は１０Ｇｂｐｓの通信速度に対応しており、各レーン別に転送された電気信号に対してＦＥＣを生成し、電気信号を光信号に変換する。 （もっと読む）

【課題】送信側の異常、ノイズの混入など送信側動作状態の安否を随時に確認することができるとともに、スイッチング時の基準電位の変動による誤動作ついても確実に防止する。
【解決手段】送信信号に基づいて正論理と負論理の相補信号を出力する相補信号駆動回路と、この相補信号をそれぞれ独立したチャンネルで伝送する相補信号伝送路と、相補信号伝送路の信号を受信して、両者の排他的論理和に基づいて、両者が相補信号であるか否かを判定する相補信号判定回路を設け、相補信号判定回路の出力信号と送信信号との論理積を受信信号とする。 （もっと読む）

【課題】矩形波信号の伝達遅れを補償できる信号送受信手段を提供する。
【解決手段】第１矩形波信号Ｕ＿Ｈ等と第２矩形波信号Ｕ＿Ｌ等を、送信装置４から送信し、伝送路６を伝送させ、受信装置５で受信し、送信装置４と受信装置５では、第１矩形波信号Ｕ＿Ｈ等の立ち上がりのタイミングと、第２矩形波信号Ｕ＿Ｌ等の立ち下がりのタイミングとが同期している送受信システム３に用いられる信号送受信手段９において、伝送路６より送信装置４側で、第１矩形波信号Ｕ＿Ｈ等又は第２矩形波信号Ｕ＿Ｌ等について、立ち上がりと立ち下がりの相互間の反転を行い、伝送路６より受信装置５側で、第１矩形波信号Ｕ＿Ｈ等又は第２矩形波信号Ｕ＿Ｌ等について、その反転を行い、伝送路６では、第１矩形波信号Ｕ＿Ｈ等と第２矩形波信号Ｕ＿Ｌ等の両方の立ち上がりのタイミング、又は、両方の立ち下がりのタイミングが同期している。 （もっと読む）

【課題】本発明は、アライメントマーカの検出順序に依存しない先頭レーン検出回路及び方法並びにデスキュー回路及び方法の提供を目的とする。
【解決手段】本願発明の先頭レーン検出回路は、基準レーンを設定する基準レーン設定部１２と、アライメントマーカのタイミング信号Ｔ_０〜Ｔ_１９が入力され、基準レーン＃０のタイミング信号Ｔ_０の時点から基準レーン＃０以外のレーンのタイミング信号Ｔ_１〜Ｔ_１９の時点までの遅延時間ΔＴ_１〜ΔＴ_１９を測定する時間測定部１１と、全てのレーンの遅延時間ΔＴ_１〜ΔＴ_１９を測定する前に所定時間を経過すると基準レーンを順次変更する基準レーン変更部１４と、所定時間内に全てのレーンの遅延時間ΔＴ_１〜ΔＴ_１９を測定すると、基準レーンのレーン番号＃０を先頭レーンのレーン番号に決定する先頭レーン決定部１３と、を備える。 （もっと読む）

【課題】データを複数のレーンに振り分け、レーン毎にアライメントマーカを挿入して行われるデータ通信における、アライメントマーカの誤設定を検出する。
【解決手段】受信装置に含まれる整列同期回路において、アライメントマーカ検出回路１１０−０〜１１０−（ｎ−１）がライン０〜ライン（ｎ−１）に含まれるアライメントマーカを検出する。そして、検出されたアライメントマーカの示すレーン番号が複数のラインについて同一であると判定した場合に、レーン番号重複判定回路１３０がアライメントマーカ重複を示す信号を出力する。 （もっと読む）

【課題】回路規模を抑制し、消費電力を低減する。
【解決手段】複数の受信回路２ａ〜２ｄは、伝送線路に接続され、伝送線路からデータ信号を受信する。受信回路２ａ〜２ｄは、受信したデータ信号の波形を整形するための等化器を具備している。適応等化回路３は、複数の受信回路２ａ〜２ｄの全部または２以上の所定数ずつに対して１つ設けられ、対応した受信回路２ａ〜２ｄの等化器の、波形整形をするための等化係数を算出し、対応した受信回路２ａ〜２ｄに出力する。 （もっと読む）

【課題】高速なデータ伝送を可能としながら、ＣＭＯＳ素子の消費電力の低減を可能とするシステム、装置、方法の提供。
【解決手段】前後して入力される二つのＮビット幅データを並列配置したビット幅が２×ＮのビットのＮ＋Ｎビット幅データを出力する送信装置において、検出回路（トグル検出器）２は、前記二つのＮビット幅データを予め定められた正順で上位側と下位側に配置した第１の配置と、前記二つのＮビット幅データを、前記第１の配置とは上位側と下位側を交換した逆順で配置した第２の配置とのうち、前回並列出力したＮ＋Ｎビットデータから反転するビットの個数が小さい方の配置はいずれであるかを検出して前記配置情報（Ａ）として出力し、ビット幅変換回路３は、前記検出回路２からの前記配置情報（Ａ）にしたがって、前記前後して入力される二つのＮビット幅データを配置してＮ＋Ｎビットデータを並列に出力するとともに配置情報を出力する。 （もっと読む）