【課題】低電圧動作を実現可能なレベルシフト回路を提供する。
【解決手段】入力電位は、ＧＮＤとＶＤＤとの間で切り替わる。電源端子には、ＶＤＤよりも高いＶＤＤＯが印加される。レベルシフト回路は、クランプ回路と接続制御回路を備える。クランプ回路は、ソースが第１ノードに接続され、ドレインがＰ側出力端子に接続され、ゲートが電源端子に接続された第１ＮＭＯＳトランジスタと、ソースが第１ノードに接続され、ドレインがＮ側出力端子に接続され、ゲートがグランド端子に接続された第１ＰＭＯＳトランジスタと、を備える。入力電位がＧＮＤとＶＤＤの一方の場合、接続制御回路は、Ｐ側出力端子にＶＤＤＯを印加し、且つ、Ｎ側出力端子とグランド端子との間の電気的接続を遮断する。入力電位がＧＮＤとＶＤＤの他方の場合、接続制御回路は、Ｎ側出力端子にＧＮＤを印加し、且つ、Ｐ側出力端子と電源端子との間の電気的接続を遮断する。 （もっと読む）

【課題】内部電源と入出力セル電源の電源投入順を考慮しなくとも、外部デバイスとの間に好ましくない貫通電流が流れない半導体装置及びそれを用いた電子機器を提供する。
【解決手段】内部回路用駆動電源に基づいて生成される第１の入出力切り替え制御信号に基づいて入出力の動作を切り替える入出力セル回路を備えた半導体装置において、前記内部回路用駆動電源とは異なる、入出力セル回路用駆動電源と、前記内部回路用駆動電源が投入されずに入出力セル回路用駆動電源が投入されている場合には、内部回路用駆動電源及び入出力セル回路用駆動電源により生成された第２の入出力切り替え制御信号が有効となり、前記入出力セル回路の出力端子をハイインピーダンス状態とするように制御する制御回路とを備える。 （もっと読む）

【課題】 供給電圧または動作電圧に無関係に信頼性を保証可能な出力バッファ回路の動作方法を提供する。
【解決手段】 出力バッファ回路１３０Ａのソーシング制御回路１４０は、ＤＣレベルを指示する指示信号に基づいて第１ソーシング制御信号Ｐｇ０を生成する。ソーシング制御回路１４０は、指示信号に基づいて第２ソーシング制御信号Ｐｇ＿ｂｉａｓを生成する。ソーシング回路１５０は、第１ソーシング制御信号Ｐｇ０と第２ソーシング制御信号Ｐｇ＿ｂｉａｓとに応じて第１電圧ＶＤＤＯを出力端子１５１に供給する。第１シンキング回路１６０は、第２バッファ１１２から出力されたデータＮｇのレベルに基づいて出力端子１５１に接地電圧ＶＳＳを供給する。これにより、メインドライバーとして使われるＰＭＯＳトランジスタＰ０、Ｐ１のゲート酸化物の信頼性を保証しながら、高速で出力データをバッファリングすることができる。 （もっと読む）

【課題】出力信号の応答特性および消費電流を一定にする。
【解決手段】入力信号の論理に応じた電圧の出力信号を出力するドライバ回路であって、定電圧のバイアス電圧を発生する定電圧発生部と、内部に流れる定電流の電流値に応じて出力信号の振幅が定まり、バイアス電圧の電圧値に応じて出力信号の電位が定まり、入力信号の論理に応じた電圧の出力信号を出力する電流モードロジック回路と、定電圧発生部におけるバイアス電圧の出力端から、設定された電流値の定電流を流し出す調整用定電流源と、電流モードロジック回路内に流れる定電流の電流値に応じて、調整用定電流源に流す定電流の電流値を予め設定する電流設定部とを備えるドライバ回路を提供する。 （もっと読む）

【課題】高電位信号を低電位信号に変換する入力回路であって、適切なターゲット反転電位で動作可能な入力回路を提供する。
【解決手段】入力回路は、インバータ、第１パス制御回路、及び第２パス制御回路を備える。インバータの入力は第１ノードに接続される。ターゲット反転電位は、インバータの反転電位よりも高い。第１パス制御回路は、入力電位がターゲット反転電位より低い場合、入力端子と第１ノードとの間の電気的接続を遮断し、入力電位がターゲット反転電位より高い場合、入力端子と第１ノードとを電気的に接続する。第２パス制御回路は、入力電位がターゲット反転電位より低い第２反転電位より低い場合、グランド端子と第１ノードとを電気的に接続し、入力電位が第２反転電位より高い場合、グランド端子と第１ノードとの間の電気的接続を遮断する。 （もっと読む）

【課題】プルアップ又はプルダウンのための専用端子を設けず、ソフトウェアによる初期化を待たずにプルアップ又はプルダウンの有無を設定する。
【解決手段】複数の端子を有する半導体装置であって、複数の端子を任意の数の端子毎に任意の数のグループにそれぞれ区分する第一の区分手段と、区分されたグループのそれぞれに含まれる任意の数の端子を、マスタ端子とスレーブ端子とに区分する第二の区分手段と、マスタ端子に対して論理レベルの設定を行う論理レベル設定手段と、マスタ端子に設定された論理レベルに応じて、スレーブ端子をプルアップ状態又は開放状態に切り替える切り替え手段と、を含む。 （もっと読む）

【課題】積層され、貫通電極で相互に接続された複数の半導体チップの出力インピーダンスのバラツキを抑える。
【解決手段】半導体装置１００は、第１の被制御チップ１１０と、第１の被制御チップ１１０を制御する制御チップ１２０とを備える。第１の被制御チップ１１０は、第１の出力回路と同一の構成を持つ第１のレプリカ出力回路１１１と、第１のレプリカ出力回路１１１に接続される第１のＺＱ端子１１２と、第１のＺＱ端子に接続される第１の貫通電極１１３と、第１のレプリカ出力回路１１１のインピーダンスを設定する第１の制御回路１１４と、を含む。制御チップ１２０は、第１の貫通電極１１３に接続される第２のＺＱ端子１２１と、第２のＺＱ端子１２１の電圧と参照電圧Ｖｒｅｆとを比較する比較回路１２２と、比較回路１２２からの比較結果に応じて処理を行う第２の制御回路１２３と、を含む。 （もっと読む）

【課題】高電圧信号を出力する回路を低耐圧トランジスタで構成しても、信頼性を向上させることのできる出力回路を提供する。
【解決手段】実施形態の出力回路は、出力部１が、高電圧電源端子ＶＣＣＨと出力端子とＺの間に接続されＰＭＯＳトランジスタＰ１１、Ｐ１２と、接地電位端子ＧＮＤと出力端子Ｚとの間に接続されたＮＭＯＳトランジスタＮ１１、Ｎ１２とを有し、低電圧入力信号ＩＮが入力されるプリバッファ部２が、ＰＭＯＳトランジスタＰ１１、ＮＭＯＳトランジスタＮ１１へ、ＶＣＣＨよりも小さい振幅のゲート電圧ＰＧ、ＮＧを出力する。ＰＭＯＳトランジスタＰ１２およびＮＭＯＳトランジスタＮ１２のゲート端子へＶＣＣＨよりも低い定電圧ＶＧが印加され、ＰＭＯＳトランジスタＰ１２の基板へＶＣＣＨよりも低い基板バイアス電圧ＶＢＰが印加され、ＮＭＯＳトランジスタＮ１２の基板へ接地電位よりも高い基板バイアス電圧ＶＢＮが印加される。 （もっと読む）

【課題】複数段構成におけるソースフォロア回路において入出力レンジを確保する。
【解決手段】ソースフォロア部ＳＦ１１、ＳＦ１２間に、ゲートドレイン間がダイオード接続され且つソースフォロア部ＳＦ１１およびＳＦ１２を構成するＭＯＳトランジスタＭ１１およびＭ１２と同一チャネル種類のＭＯＳトランジスタＭ１３とそのドレインに接続された電流源Ｃ１３とからなる接続部１１を設け、前段のソースフォロア部ＳＦ１１の出力端とＭＯＳトランジスタＭ１３のソースとを接続し、ＭＯＳトランジスタＭ１３のドレインと後段のソースフォロア部ＳＦ１２の入力端とを接続する。接続部１１における入出力間の電圧レベルのシフト方向は、ソースフォロア部ＳＦ１１、ＳＦ１２における入出力間の電圧レベルのシフト方向と逆となり、電圧シフトを打ち消す方向に作用するため、電圧レベルのシフトにより入出力レンジが狭くなることを抑制することが可能となる。 （もっと読む）

【課題】絶縁ゲート電界効果トランジスタ構造を有するトランジスタのスクリーニングを可能として、出力端子にサージ電圧が印加された場合のサージ電圧のエネルギー吸収能力を改善する。
【解決手段】集積回路ＩＣは、トランジスタ２を含む出力バッファ回路１００とプリドライバ３００とを具備する出力回路１０を内蔵する。出力バッファ回路１００の出力ＯＵＴは、ＩＣ外部と接続可能である。プリドライバ３００の出力はトランジスタ２の絶縁ゲート電界効果トランジスタ構造の制御ゲートに接続され、ソース領域と基板領域は第１接地線Ｄ＿ＧＮＤに接続され、プリドライバ３００は第２接地線Ｌ＿ＧＮＤに接続される。第１と第２の接地線Ｄ＿ＧＮＤ、Ｌ＿ＧＮＤは第１と第２の接地端子ＰＡＤ＿Ｇ１、Ｇ２を介してＩＣ外部と接続可能とされる。出力回路１０は、第１と第２の接地線Ｄ＿ＧＮＤ、Ｌ＿ＧＮＤの間に接続された出力保護ダイオード１１を更に具備する。 （もっと読む）

【課題】消費電力を小さくでき、トランジスタ数が少ない半導体装置を提供する。
【解決手段】ソース及びドレインの一方が第１の配線と電気的に接続され、ソース及びドレインの他方が第２の配線と電気的に接続された第１のトランジスタと、ソース及びドレインの一方が第１の配線と電気的に接続され、ゲートが第１のトランジスタのゲートと電気的に接続された第２のトランジスタと、一方の電極が第３の配線と電気的に接続され、他方の電極が第２のトランジスタのソース及びドレインの他方と電気的に接続された容量素子と、を有する。 （もっと読む）

【課題】供給される電源電圧の変動を抑制することができる論理回路及び当該論理回路が搭載される半導体集積回路を提供すること。
【解決手段】本発明の一態様であるバッファ回路１００は、バッファ部１１、電圧検出部１２及びスイッチ部１３を有する。バッファ部１１は、電源端子Ｔ_ｓ１又は電圧レギュレータ１と電源端子Ｔ_ｓ２との間に接続されることにより電源供給され、入力信号ＩＮと同論理の信号を出力端子Ｔ_ｏｕｔへ出力する。電圧検出部１２は、出力端子Ｔ_ｏｕｔの電圧を検出し、検出結果に基づく検出信号Ｓ_ｄｅｔを出力する。スイッチ部１３は、検出信号Ｓ_ｄｅｔに応じて、バッファ部１１を電源端子Ｔ_ｓ１又は電圧レギュレータ１と接続する。 （もっと読む）

【課題】多くの個別素子による回路を用いることなく、容易に簡素な回路構成で端子外れ検出を行うことが可能なスイッチ回路の提供。
【解決手段】ゲートがセンサ回路に接続され、ドレインが第１の電圧制限抵抗に接続された第１の出力ドライバと、物理量検出信号出力端子と接地端子の間に接続された第２の電圧制限抵抗と、非反転入力端子が第１の基準電圧回路に接続され、反転入力端子が前記物理量検出信号出力端子に接続され、出力が論理回路に接続された第１の比較器と、反転入力端子が第２の基準電圧回路に接続され、非反転入力端子が前記物理量検出信号出力端子に接続され、出力が論理回路に接続された第２の比較器と、ゲートが前記論理回路の出力に接続され、ドレインが断線診断信号出力端子に接続された第２の出力ドライバで構成した。 （もっと読む）

【課題】出力バッファ回路のインピーダンスを切り替えるためのタイミングマージンを拡大する。
【解決手段】制御期間Ｔ１においてはプルアップバッファ回路１００をオン、プルダウンバッファ回路２００をオフとし、制御期間Ｔ２においてはリードデータＤＱに基づいてプルアップバッファ回路１００及びプルダウンバッファ回路２００の一方をオン、他方をオフとする。制御期間Ｔ１においてはプルアップバッファ回路１００のインピーダンスをインピーダンスコードＯＤＴＣに基づいて設定し、制御期間Ｔ２においてはプルアップバッファ回路１００及びプルダウンバッファ回路２００の前記一方のインピーダンスをインピーダンスコードＲＯＮＣに基づいて設定する。制御期間Ｔ３中にプルアップバッファ回路１００のインピーダンスをコードＯＤＴＣに基づく値からコードＲＯＮＣに基づく値に変化させる。 （もっと読む）

【課題】相補の信号によりプルアップバッファ回路とプルダウンバッファ回路を制御し、レベルシフタ関連回路をコンパクトに構成する。
【解決手段】半導体装置１０は、プルアップバッファ回路１００とプルダウンバッファ回路２００を排他的にオン・オフ制御することによりデータ端子ＤＱからデータを出力する。シリアライザ３００は、相補な内部データ信号ＤＴ１／ＤＣ１を出力する。レベルシフタ３７０は、内部データ信号ＤＴ１／ＤＣ１の電圧レベルを変換し、相補な内部データ信号ＤＴ２／ＤＣ２を同時生成する。プルアップバッファ回路１００とプルダウンバッファ回路２００は、この変換後の内部データ信号ＤＴ２／ＤＣ２により制御される。 （もっと読む）

【課題】相補の信号によりプルアップバッファ回路とプルダウンバッファ回路を制御し、シリアライザの負荷を抑制する。
【解決手段】半導体装置１０は、プルアップバッファ回路１００とプルダウンバッファ回路２００を排他的にオン・オフ制御することによりデータ端子ＤＱからデータを出力する。シリアライザ３００は、ｎ×２本の入力信号線から相補な内部データ信号ＤＡＴ０／ＤＡＣ０〜ＤＡＴ３／ＤＡＣ３を受信し、内部データ信号ＤＴ１／ＤＣ１をシリアルに出力する。プルアップバッファ回路１００とプルダウンバッファ回路２００は、内部データ信号ＤＴ１／ＤＣ１により制御される。 （もっと読む）

【課題】消費電力が小さく抑えられ、出力される電位の振幅が小さくなるのを防ぐことができる、単極性のトランジスタを用いた半導体装置。
【解決手段】第１電位を有する第１配線、第２電位を有する第２配線、及び第３電位を有する第３配線と、極性が同じである第１トランジスタ及び第２トランジスタと、第１トランジスタ及び第２トランジスタのゲートに第１電位を与えるか、第１トランジスタ及び第２トランジスタのゲートに第３電位を与えるかを選択し、なおかつ、第１トランジスタ及び第２トランジスタのドレイン端子に、１電位を与えるか否かを選択する複数の第３トランジスタと、を有し、第１トランジスタのソース端子は、第２配線に接続され、第２トランジスタのソース端子は、第３配線に接続されている半導体装置。 （もっと読む）

【課題】広いダイナミックレンジと良好な周波数特性を得ることができる信号出力回路を提供する。
【解決手段】実施形態の信号出力回路は、ゲート端子へ一定の電圧Ｖｇが印加され、ソース端子へ入力信号ＩＮが印加されるゲート接地型のＮＭＯＳトランジスタ１と、ゲート端子がＮＭＯＳトランジスタ１のドレイン端子に接続され、ソース端子から出力信号ＯＵＴが出力されるソースフォロワであるＮＭＯＳトランジスタ２とを備える。この信号出力回路は、バックゲートバイアス生成部３が、ＮＭＯＳトランジスタ１およびＮＭＯＳトランジスタ２のバックゲート端子へ印加する共通のバックゲートバイアス電圧Ｖｂを生成する。 （もっと読む）

【課題】 1個の基準電圧源を用いて、中間電圧(コモン電圧)及び出力振幅について温度特性がフラットになり、搭載されるＩＣチップの面積増大を防ぐことが出来るＬＶＤＳ出力回路を提供する。
【解決手段】 中間電圧(コモン電圧)作成用の基準電圧はバンドギャップリファレンス回路１の演算増幅器５の出力部から引き出し、振幅を決める定電流回路の基準電圧はバンドギャップ電圧を作る際に使用する抵抗Ｒ４１、Ｒ４２の節点１４（中間タップ）から引き出す。そして、引き出し部分は電流検出用抵抗Ｒ６の温度特性に合わせる。検出用抵抗の温度特性と中間タップの位置での温度特性を合わせることにより、定電流回路３全体としての温度変化を無くすようにする。このようにして、１つのバンドギャップリファレンス回路１を用いて温度変化無しにＬＶＤＳ出力回路を駆動できる。 （もっと読む）