ドライバ回路および試験装置
【課題】出力信号の応答特性および消費電流を一定にする。
【解決手段】入力信号の論理に応じた電圧の出力信号を出力するドライバ回路であって、定電圧のバイアス電圧を発生する定電圧発生部と、内部に流れる定電流の電流値に応じて出力信号の振幅が定まり、バイアス電圧の電圧値に応じて出力信号の電位が定まり、入力信号の論理に応じた電圧の出力信号を出力する電流モードロジック回路と、定電圧発生部におけるバイアス電圧の出力端から、設定された電流値の定電流を流し出す調整用定電流源と、電流モードロジック回路内に流れる定電流の電流値に応じて、調整用定電流源に流す定電流の電流値を予め設定する電流設定部とを備えるドライバ回路を提供する。
【解決手段】入力信号の論理に応じた電圧の出力信号を出力するドライバ回路であって、定電圧のバイアス電圧を発生する定電圧発生部と、内部に流れる定電流の電流値に応じて出力信号の振幅が定まり、バイアス電圧の電圧値に応じて出力信号の電位が定まり、入力信号の論理に応じた電圧の出力信号を出力する電流モードロジック回路と、定電圧発生部におけるバイアス電圧の出力端から、設定された電流値の定電流を流し出す調整用定電流源と、電流モードロジック回路内に流れる定電流の電流値に応じて、調整用定電流源に流す定電流の電流値を予め設定する電流設定部とを備えるドライバ回路を提供する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ドライバ回路および試験装置に関する。
【背景技術】
【０００２】
ドライバ回路としてＣＭＬ（Current Mode Logic）回路が適用された試験装置が知られている。ＣＭＬ回路は、差動モード信号に応じてスイッチングする一対のトランジスタと、一対のトランジスタのそれぞれのコレクタをＡ級電力増幅器にプルアップする一対の出力抵抗と、一対のトランジスタのエミッタに共通に接続された定電流源とを有する。
特許文献１ 特開２０１１−５５４８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
ＣＭＬ回路は、一方のトランジスタのコレクタから出力信号を出力する。また、ＣＭＬ回路は、定電流源の電流値を変更することにより、出力信号の電圧振幅が変更される。
【０００４】
ところで、ＣＭＬ回路は、定電流源の電流値を変更すると、Ａ級電力増幅器の出力電流も変化させて、Ａ級電力増幅器の特性を変化させてしまう。特に、Ａ級電力増幅器は、出力段のトランジスタのアイドリング電流が少なくなると出力抵抗が大きくなり、応答特性が悪化する。
【０００５】
また、ＣＭＬ回路は、定電流源の電流値を変更すると、消費電流も変動してしまう。しかし、ＣＭＬ回路を試験装置のドライバ回路に適用した場合、試験信号の電圧振幅を変更しても、応答特性が変動せず、且つ、ドライバ回路の全体の消費電流量が変わらないことが好ましい。
【課題を解決するための手段】
【０００６】
本発明の第１の態様においては、入力信号の論理に応じた電圧の出力信号を出力するドライバ回路であって、定電圧のバイアス電圧を発生する定電圧発生部と、内部に流れる定電流の電流値に応じて出力信号の振幅が定まり、前記バイアス電圧の電圧値に応じて前記出力信号の電位が定まり、前記入力信号の論理に応じた電圧の出力信号を出力する電流モードロジック回路と、前記定電圧発生部における前記バイアス電圧の出力端から、設定された電流値の定電流を流し出す調整用定電流源と、前記電流モードロジック回路内に流れる定電流の電流値に応じて、前記調整用定電流源に流す定電流の電流値を予め設定する電流設定部とを備えるドライバ回路、および、このようなドライバ回路を備える試験装置を提供する。
【０００７】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【０００８】
【図１】本実施形態に係るドライバ回路１０の構成を示す。
【図２】ドライバ回路１０から出力される出力信号の波形の一例を示す。
【図３】本実施形態に係る試験装置１００の構成を、被試験デバイス２００とともに示す。
【発明を実施するための形態】
【０００９】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１０】
図１は、本実施形態に係るドライバ回路１０の構成を示す。ドライバ回路１０は、入力信号の論理に応じた電圧の出力信号を出力する。本実施形態においては、ドライバ回路１０は、２値の論理レベルを表す差動モード信号を、入力信号として入力する。そして、ドライバ回路１０は、入力信号の論理に応じたシングルモード信号を出力信号として出力する。
【００１１】
ドライバ回路１０は、定電圧発生部２２と、電流モードロジック回路２４と、調整用定電流源２６と、設定電圧出力部２８と、電流設定部３０とを備える。
【００１２】
定電圧発生部２２は、設定電圧出力部２８から出力された設定電圧に応じた、定電圧のバイアス電圧を発生する。本実施形態においては、定電圧発生部２２は、設定電圧出力部２８から出力された設定電圧を電力増幅したバイアス電圧を出力するＡ級電力増幅器である。
【００１３】
定電圧発生部２２は、一例として、演算増幅器４２と、ｎｐｎトランジスタ４４とを有する。演算増幅器４２は、設定電圧を非反転入力端から入力する。また、演算増幅器４２は、当該定電圧発生部２２から出力されるバイアス電圧を反転入力端からフィードバックして入力する。
【００１４】
ｎｐｎトランジスタ４４は、コレクタがソース側電源に接続され、エミッタが当該定電圧発生部２２におけるバイアス電圧を出力するバイアス電圧の出力端に接続され、ベースが演算増幅器４２の出力端に接続される。このような定電圧発生部２２は、バイアス電圧の出力端に接続された負荷が変動しても、バイアス電圧を設定電圧に一致させるように動作する。
【００１５】
電流モードロジック回路２４は、入力信号の論理に応じた電圧の出力信号を出力する。電流モードロジック回路２４は、内部に定電流（テール電流）を流し、内部に流れる定電流（テール電流）の電流値に応じて出力信号の振幅が定まる。また、電流モードロジック回路２４は、バイアス電圧の電圧値に応じて出力信号の電位が定まる。より具体的には、電流モードロジック回路２４は、バイアス電圧の電圧値に応じて、出力信号の第１論理電圧（例えばＬ論理電圧）または第２論理電圧（例えばＨ論理電圧）のうち一方が定まる。
【００１６】
本実施形態においては、電流モードロジック回路２４は、ポジ側入力端４６と、ネガ側入力端４８と、バイアス入力端５０と、ポジ側出力抵抗５２と、ネガ側出力抵抗５４と、ロジック内定電流源５６と、ポジ側スイッチ５８と、ネガ側スイッチ６０と、信号出力端６２とを有する。
【００１７】
ポジ側入力端４６には、入力信号のポジ側信号が入力される。ネガ側入力端４８には、入力信号のネガ側信号が入力される。バイアス入力端５０には、定電圧発生部２２から発生されたバイアス電圧が入力される。
【００１８】
ポジ側出力抵抗５２は、一端がバイアス入力端５０に接続され、他端がポジ側スイッチ５８の一端に接続される。ネガ側出力抵抗５４は、一端がバイアス入力端５０に接続され、他端がネガ側スイッチ６０の一端に接続される。なお、ポジ側出力抵抗５２およびネガ側出力抵抗５４は、例えば、略同一抵抗値（例えば７５ωまたは５０ω）である。
【００１９】
ロジック内定電流源５６は、設定された電流値の定電流（テール電流）を流す。より具体的には、ロジック内定電流源５６は、ポジ側スイッチ５８およびネガ側スイッチ６０からシンク側電源に、テール電流を流す。本実施形態においては、ロジック内定電流源５６は、ｎｐｎトランジスタ（第１ミラー側ｎｐｎトランジスタ７２）である。第１ミラー側ｎｐｎトランジスタ７２は、コレクタがポジ側スイッチ５８およびネガ側スイッチ６０に接続され、エミッタがシンク側電源に接続される。
【００２０】
ポジ側スイッチ５８は、入力信号のポジ側信号の論理に応じて、ポジ側出力抵抗５２におけるバイアス入力端５０に接続されていない方の端とロジック内定電流源５６との間を、接続または開放する。ポジ側スイッチ５８は、一例として、入力信号のポジ側信号の論理がＨ論理である場合にはオン（接続）し、入力信号のポジ側信号の論理がＬ論理である場合にはオフ（開放）する。
【００２１】
本実施形態においては、ポジ側スイッチ５８は、ｎｐｎトランジスタである。この場合、ポジ側スイッチ５８は、コレクタがポジ側出力抵抗５２におけるバイアス入力端５０に接続されていない方の端に接続され、エミッタがロジック内定電流源５６（第１ミラー側ｎｐｎトランジスタ７２のコレクタ）に接続され、ベースに入力信号のポジ側信号が入力される。
【００２２】
ネガ側スイッチ６０は、入力信号のネガ側信号の論理に応じて、ネガ側出力抵抗５４におけるバイアス入力端５０に接続されていない方の端とロジック内定電流源５６との間を、接続または開放する。ネガ側スイッチ６０は、一例として、入力信号のネガ側信号の論理がＨ論理である場合にはオン（接続）し、入力信号のネガ側信号の論理がＬ論理である場合にはオフ（開放）する。
【００２３】
本実施形態においては、ネガ側スイッチ６０は、ｎｐｎトランジスタである。この場合、ネガ側スイッチ６０は、コレクタがネガ側出力抵抗５４におけるバイアス入力端５０に接続されていない方の端に接続され、エミッタがロジック内定電流源５６（第１ミラー側ｎｐｎトランジスタ７２のコレクタ）に接続され、ベースに入力信号のネガ側信号が入力される。
【００２４】
信号出力端６２は、出力信号として、入力信号に応じた電圧のシングルモード信号を出力する。本実施形態においては、信号出力端６２は、ポジ側出力抵抗５２におけるバイアス入力端５０に接続されていない方の端と接続される。これに代えて、信号出力端６２は、ネガ側出力抵抗５４におけるバイアス入力端５０に接続されていない方の端と接続されてもよい。
【００２５】
このような電流モードロジック回路２４では、差動モード信号によりスイッチングされるので、ポジ側スイッチ５８とネガ側スイッチ６０とが相補的にスイッチングする。すなわち、ポジ側スイッチ５８およびネガ側スイッチ６０は、一方がオン（接続）なら、他方がオフ（開放）となる。従って、電流モードロジック回路２４では、ポジ側出力抵抗５２またはネガ側出力抵抗５４の一方のみにロジック内定電流源５６が流す定電流（テール電流）の全てが流れる。
【００２６】
従って、このような電流モードロジック回路２４は、信号出力端６２がポジ側出力抵抗５２に接続されていれば、ポジ側スイッチ５８がオン（接続）された場合、Ｌ論理電圧を出力し、ポジ側スイッチ５８がオフ（開放）された場合、Ｈ論理電圧を出力する。また、このような電流モードロジック回路２４は、信号出力端６２がネガ側出力抵抗５４に接続されていれば、ネガ側スイッチ６０がオン（接続）された場合、Ｌ論理電圧を出力し、ネガ側スイッチ６０がオフ（開放）された場合、Ｈ論理電圧を出力する。
【００２７】
ここで、Ｈ論理電圧は、定電圧発生部２２から発生されたバイアス電圧である。また、Ｌ論理電圧は、バイアス電圧から、ロジック内定電流源５６が流す定電流（テール電流）にポジ側出力抵抗５２またはネガ側出力抵抗５４の抵抗値を乗じた電圧を減算した電圧である。すなわち、バイアス電圧をＶｈとし、テール電流をＩｓｅｔとし、ポジ側出力抵抗５２またはネガ側出力抵抗５４の抵抗値をＲとした場合、Ｈ論理電圧はＶｈとなり、Ｌ論理電圧は、Ｖｈ−（Ｉｓｅｔ×Ｒ）となる。
【００２８】
調整用定電流源２６は、定電圧発生部２２におけるバイアス電圧の出力端から、電流設定部３０によって設定された電流値の定電流（調整電流）を流し出す。本実施形態に係る調整用定電流源２６は、定電圧発生部２２におけるバイアス電圧の出力端とシンク側電源との間に設けられる。本実施形態においては、調整用定電流源２６は、ｎｐｎトランジスタ（第２ミラー側ｎｐｎトランジスタ７４）である。第２ミラー側ｎｐｎトランジスタ７４は、コレクタが定電圧発生部２２のバイアス電圧の出力端に接続され、エミッタがシンク側電源に接続される。
【００２９】
設定電圧出力部２８は、電流モードロジック回路２４に印加されるバイアス電圧の基準となる設定電圧を出力する。設定電圧出力部２８は、外部からの制御に応じて設定電圧を増減させる。設定電圧出力部２８は、ＤＡコンバータであってもよいし、外部からの制御に応じて出力電圧が変化する電圧源であってもよい。これにより、設定電圧出力部２８は、出力信号の電位（Ｈ論理電圧またはＬ論理電圧の電位）を外部からの制御に応じて変更することができる。
【００３０】
電流設定部３０は、外部からの制御に応じて、電流モードロジック回路２４内に流れる定電流（テール電流）の電流値を予め設定する。これにより、電流設定部３０は、出力信号の電圧振幅を外部からの制御に応じて変更することができる。
【００３１】
また、電流設定部３０は、電流モードロジック回路２４内に流れる定電流（テール電流）の電流値に応じて、調整用定電流源２６に流す定電流（調整電流）の電流値を予め設定する。ここで、予め設定するとは、電流モードロジック回路２４におけるスイッチングの動作中ではなく、スイッチング動作に先立って設定することを意味する。
【００３２】
電流設定部３０は、電流モードロジック回路２４内において流れる定電流（テール電流）の電流値と、調整用定電流源２６に流す定電流（調整電流）の電流値との合計が一定となるように、調整用定電流源２６に流す定電流の電流値を予め設定する。これにより、電流設定部３０は、出力信号の電圧振幅および出力信号の電位（Ｈ論理電圧またはＬ論理電圧）に関わらず、定電圧発生部２２から出力される電流量を一定にすることができる。
【００３３】
本実施形態において、電流設定部３０は、第１定電流源８２と、第１カレント側ｎｐｎトランジスタ８４と、第２定電流源８６と、第２カレント側ｎｐｎトランジスタ８８と、分岐部９０とを有する。第１定電流源８２は、外部から設定された電流値の定電流を流す。
【００３４】
第１カレント側ｎｐｎトランジスタ８４は、コレクタが第１定電流源８２に接続され、エミッタがシンク側電源に接続され、ベースがコレクタに短絡されている。これにより、第１カレント側ｎｐｎトランジスタ８４は、ダイオード接続とされ、コレクタからエミッタへ第１定電流源８２から出力された定電流を流すことができる。
【００３５】
さらに、第１カレント側ｎｐｎトランジスタ８４は、ベースが、電流モードロジック回路２４内のロジック内定電流源５６を構成する第１ミラー側ｎｐｎトランジスタ７２のベースに接続される。すなわち、第１カレント側ｎｐｎトランジスタ８４および第１ミラー側ｎｐｎトランジスタ７２は、カレントミラー回路として機能する。従って、第１ミラー側ｎｐｎトランジスタ７２は、第１カレント側ｎｐｎトランジスタ８４に流れる電流に対して、予め定められた倍率（例えば１０倍）の電流を流す。これにより、電流設定部３０は、第１定電流源８２に流れる電流に比例した電流を、ロジック内定電流源５６に流すことができる。
【００３６】
第２定電流源８６は、調整用定電流源２６に流すべき電流の基準値に応じた定電流を流す。第２カレント側ｎｐｎトランジスタ８８は、コレクタが第２定電流源８６に接続され、エミッタがシンク側電源に接続され、ベースがコレクタに短絡されている。これにより、第２カレント側ｎｐｎトランジスタ８８は、ダイオード接続とされ、コレクタからエミッタへ第２定電流源８６から出力された定電流を流すことができる。
【００３７】
さらに、第２カレント側ｎｐｎトランジスタ８８は、ベースが、調整用定電流源２６を構成する第２ミラー側ｎｐｎトランジスタ７４のベースに接続される。すなわち、第２カレント側ｎｐｎトランジスタ８８および第２ミラー側ｎｐｎトランジスタ７４は、カレントミラー回路として機能する。従って、第２ミラー側ｎｐｎトランジスタ７４は、第２カレント側ｎｐｎトランジスタ８８に流れる電流に対して、予め定められた倍率（例えば１０倍）の電流を流す。
【００３８】
分岐部９０は、第２定電流源８６から流れ出す電流の一部（バイパス電流）を、第２カレント側ｎｐｎトランジスタ８８をバイパスさせてシンク側電源に流す。従って、分岐部９０は、第２定電流源８６が流す定電流からバイパス電流を減算した電流値を、第２カレント側ｎｐｎトランジスタ８８のコレクタに与えることができる。これにより、分岐部９０は、第２定電流源８６が流す定電流からバイパス電流を減算した電流に対して、予め定められた倍率（例えば１０倍の電流）を、調整用定電流源２６に流すことができる。
【００３９】
さらに、分岐部９０は、バイパス電流の電流値を、第１定電流源８２が流す定電流の電流値に応じて変更する。より具体的には、分岐部９０は、第１定電流源８２が流す定電流の電流値が増加すればバイパス電流の電流値を増加させ、第１定電流源８２が流す定電流の電流値が減少すればバイパス電流の電流値を減少する。
【００４０】
本実施形態においては、分岐部９０は、ｎｐｎトランジスタ（分岐用ｎｐｎトランジスタ９２）である。分岐用ｎｐｎトランジスタ９２は、コレクタが第２定電流源８６に接続され、エミッタがシンク側電源に接続され、ベースが第１カレント側ｎｐｎトランジスタ８４のベースに接続される。すなわち、第１カレント側ｎｐｎトランジスタ８４および分岐用ｎｐｎトランジスタ９２は、カレントミラー回路として機能する。従って、分岐用ｎｐｎトランジスタ９２は、第１カレント側ｎｐｎトランジスタ８４に流れる電流に対して、予め定められた倍率（例えば１倍）の電流を流す。
【００４１】
これにより、分岐部９０は、第１定電流源８２に流れる電流に対して、予め定められた倍率（例えば１倍）の電流を流すことができる。すなわち、分岐部９０は、バイパス電流の電流値を、第１定電流源８２が流す定電流の電流値に応じて変更することができる。
【００４２】
このような構成により、電流設定部３０は、電流モードロジック回路２４内に流れる定電流（テール電流）の電流値を予め設定することができる。これにより、電流設定部３０は、出力電流の電圧振幅を予め設定することができる。
【００４３】
さらに、電流設定部３０は、ロジック内定電流源５６に流れるテール電流の電流値の増減に応じて、調整用定電流源２６に流れる調整電流の電流値を変更することができる。より具体的には、電流設定部３０は、電流モードロジック回路２４内のテール電流の電流値と、調整用定電流源２６に流す調整電流の電流値との合計が一定となるように予め設定することができる。
【００４４】
図２は、ドライバ回路１０から出力される出力信号の波形の一例を示す。ドライバ回路１０は、入力信号の論理の変化に応じて、Ｌ論理電圧とＨ論理電圧との間を変化する出力信号を出力することができる。
【００４５】
ここで、ドライバ回路１０は、外部からのバイアス電圧の制御に応じて、出力信号のＨ論理電圧（またはＬ論理電圧）の電位を変更することができる。また、ドライバ回路１０は、外部からの電流モードロジック回路２４の内部に流れる電流（テール電流）の電流値の制御に応じて、出力信号の電圧振幅を変更することができる。
【００４６】
さらに、ドライバ回路１０は、外部からの電流モードロジック回路２４の内部に流れる電流（テール電流）の電流値の制御に応じて、調整用定電流源２６に流れる電流の電流値を変更する。ドライバ回路１０は、テール電流の電流値の増減に対して反比例して、調整用定電流源２６に流れる電流の電流値を変更する。すなわち、ドライバ回路１０は、テール電流を指定された値分増加させた場合には、調整用定電流源２６に流れる電流を指定された値分減少させる。また、ドライバ回路１０は、テール電流を指定された値分減少させた場合には、調整用定電流源２６に流れる電流を指定された値分増加させる。
【００４７】
これにより、ドライバ回路１０は、電流モードロジック回路２４に流れる電流と調整用定電流源２６に流れる電流との合計を常に一定にすることができる。さらに、ドライバ回路１０は、定電圧発生部２２が出力する電流も常に一定にすることができる。これにより、ドライバ回路１０によれば、出力信号の電圧振幅を変更しても、出力信号の応答特性が変動せず、更に、全体の消費電流量を一定にすることができる。
【００４８】
また、このようなドライバ回路１０は、バイポーラプロセスで製造した場合においては、内部のバイポーラトランジスタを全てのｎｐｎトランジスタにより形成することができる。なお、ドライバ回路１０は、バイポーラトランジスタのプロセスに限らず、Ｃ−ＭＯＳトランジスタを用いたプロセスにより製造してもよい。
【００４９】
図３は、本実施形態に係る試験装置１００の構成を、被試験デバイス２００とともに示す。試験装置１００は、被試験デバイス２００を試験する。
【００５０】
試験装置１００は、パターン発生部１１０と、供給部１１２と、取得部１１４と、判定部１１６と、電圧設定部１１８とを備える。パターン発生部１１０は、被試験デバイス２００に供給する信号の波形パターンおよび被試験デバイス２００から出力される期待値を発生する。
【００５１】
供給部１１２は、波形パターンに応じた波形の試験信号を被試験デバイス２００へと供給する。供給部１１２は、試験信号を被試験デバイス２００へと供給するための少なくとも１つのドライバ回路１０を有する。ドライバ回路１０は、差動モード信号で波形パターンを受け取り、差動モード信号の論理に応じた試験信号を出力する。なお、ドライバ回路１０は、図１に示したドライバ回路１０と同一の構成および機能を有するので、説明を省略する。
【００５２】
取得部１１４は、試験信号を供給したことに応じて被試験デバイス２００から出力された応答信号を取得する。判定部１１６は、取得部１１４により取得された応答信号の値と期待値とを比較して被試験デバイス２００の良否を判定する。
【００５３】
電圧設定部１１８は、試験に先立って、ドライバ回路１０における定電圧発生部２２が出力するバイアス電圧および電流モードロジック回路２４内において流れる定電流の電流値を変更して、試験信号のハイ側電圧およびロー側電圧を設定する。このような試験装置１００によれば、試験信号の電圧振幅および試験信号のＨ論理電圧またはＬ論理電圧の電位を変更しても、ドライバ回路１０の応答特性および消費電流を一定に保つことができる。これにより、試験装置１００によれば、被試験デバイスを精度良く試験することができる。
【００５４】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００５５】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００５６】
１０ ドライバ回路、２２ 定電圧発生部、２４ 電流モードロジック回路、２６ 調整用定電流源、２８ 設定電圧出力部、３０ 電流設定部、４２ 演算増幅器、４４ ｎｐｎトランジスタ、４６ ポジ側入力端、４８ ネガ側入力端、５０ バイアス入力端、５２ ポジ側出力抵抗、５４ ネガ側出力抵抗、５６ ロジック内定電流源、５８ ポジ側スイッチ、６０ ネガ側スイッチ、６２ 信号出力端、７２ 第１ミラー側ｎｐｎトランジスタ、７４ 第２ミラー側ｎｐｎトランジスタ、８２ 第１定電流源、８４ 第１カレント側ｎｐｎトランジスタ、８６ 第２定電流源、８８ 第２カレント側ｎｐｎトランジスタ、９０ 分岐部、９２ 分岐用ｎｐｎトランジスタ、１００ 試験装置、１１０ パターン発生部、１１２ 供給部、１１４ 取得部、１１６ 判定部、１１８ 電圧設定部、２００ 被試験デバイス
【技術分野】
【０００１】
本発明は、ドライバ回路および試験装置に関する。
【背景技術】
【０００２】
ドライバ回路としてＣＭＬ（Current Mode Logic）回路が適用された試験装置が知られている。ＣＭＬ回路は、差動モード信号に応じてスイッチングする一対のトランジスタと、一対のトランジスタのそれぞれのコレクタをＡ級電力増幅器にプルアップする一対の出力抵抗と、一対のトランジスタのエミッタに共通に接続された定電流源とを有する。
特許文献１ 特開２０１１−５５４８４号公報
【発明の概要】
【発明が解決しようとする課題】
【０００３】
ＣＭＬ回路は、一方のトランジスタのコレクタから出力信号を出力する。また、ＣＭＬ回路は、定電流源の電流値を変更することにより、出力信号の電圧振幅が変更される。
【０００４】
ところで、ＣＭＬ回路は、定電流源の電流値を変更すると、Ａ級電力増幅器の出力電流も変化させて、Ａ級電力増幅器の特性を変化させてしまう。特に、Ａ級電力増幅器は、出力段のトランジスタのアイドリング電流が少なくなると出力抵抗が大きくなり、応答特性が悪化する。
【０００５】
また、ＣＭＬ回路は、定電流源の電流値を変更すると、消費電流も変動してしまう。しかし、ＣＭＬ回路を試験装置のドライバ回路に適用した場合、試験信号の電圧振幅を変更しても、応答特性が変動せず、且つ、ドライバ回路の全体の消費電流量が変わらないことが好ましい。
【課題を解決するための手段】
【０００６】
本発明の第１の態様においては、入力信号の論理に応じた電圧の出力信号を出力するドライバ回路であって、定電圧のバイアス電圧を発生する定電圧発生部と、内部に流れる定電流の電流値に応じて出力信号の振幅が定まり、前記バイアス電圧の電圧値に応じて前記出力信号の電位が定まり、前記入力信号の論理に応じた電圧の出力信号を出力する電流モードロジック回路と、前記定電圧発生部における前記バイアス電圧の出力端から、設定された電流値の定電流を流し出す調整用定電流源と、前記電流モードロジック回路内に流れる定電流の電流値に応じて、前記調整用定電流源に流す定電流の電流値を予め設定する電流設定部とを備えるドライバ回路、および、このようなドライバ回路を備える試験装置を提供する。
【０００７】
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
【図面の簡単な説明】
【０００８】
【図１】本実施形態に係るドライバ回路１０の構成を示す。
【図２】ドライバ回路１０から出力される出力信号の波形の一例を示す。
【図３】本実施形態に係る試験装置１００の構成を、被試験デバイス２００とともに示す。
【発明を実施するための形態】
【０００９】
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
【００１０】
図１は、本実施形態に係るドライバ回路１０の構成を示す。ドライバ回路１０は、入力信号の論理に応じた電圧の出力信号を出力する。本実施形態においては、ドライバ回路１０は、２値の論理レベルを表す差動モード信号を、入力信号として入力する。そして、ドライバ回路１０は、入力信号の論理に応じたシングルモード信号を出力信号として出力する。
【００１１】
ドライバ回路１０は、定電圧発生部２２と、電流モードロジック回路２４と、調整用定電流源２６と、設定電圧出力部２８と、電流設定部３０とを備える。
【００１２】
定電圧発生部２２は、設定電圧出力部２８から出力された設定電圧に応じた、定電圧のバイアス電圧を発生する。本実施形態においては、定電圧発生部２２は、設定電圧出力部２８から出力された設定電圧を電力増幅したバイアス電圧を出力するＡ級電力増幅器である。
【００１３】
定電圧発生部２２は、一例として、演算増幅器４２と、ｎｐｎトランジスタ４４とを有する。演算増幅器４２は、設定電圧を非反転入力端から入力する。また、演算増幅器４２は、当該定電圧発生部２２から出力されるバイアス電圧を反転入力端からフィードバックして入力する。
【００１４】
ｎｐｎトランジスタ４４は、コレクタがソース側電源に接続され、エミッタが当該定電圧発生部２２におけるバイアス電圧を出力するバイアス電圧の出力端に接続され、ベースが演算増幅器４２の出力端に接続される。このような定電圧発生部２２は、バイアス電圧の出力端に接続された負荷が変動しても、バイアス電圧を設定電圧に一致させるように動作する。
【００１５】
電流モードロジック回路２４は、入力信号の論理に応じた電圧の出力信号を出力する。電流モードロジック回路２４は、内部に定電流（テール電流）を流し、内部に流れる定電流（テール電流）の電流値に応じて出力信号の振幅が定まる。また、電流モードロジック回路２４は、バイアス電圧の電圧値に応じて出力信号の電位が定まる。より具体的には、電流モードロジック回路２４は、バイアス電圧の電圧値に応じて、出力信号の第１論理電圧（例えばＬ論理電圧）または第２論理電圧（例えばＨ論理電圧）のうち一方が定まる。
【００１６】
本実施形態においては、電流モードロジック回路２４は、ポジ側入力端４６と、ネガ側入力端４８と、バイアス入力端５０と、ポジ側出力抵抗５２と、ネガ側出力抵抗５４と、ロジック内定電流源５６と、ポジ側スイッチ５８と、ネガ側スイッチ６０と、信号出力端６２とを有する。
【００１７】
ポジ側入力端４６には、入力信号のポジ側信号が入力される。ネガ側入力端４８には、入力信号のネガ側信号が入力される。バイアス入力端５０には、定電圧発生部２２から発生されたバイアス電圧が入力される。
【００１８】
ポジ側出力抵抗５２は、一端がバイアス入力端５０に接続され、他端がポジ側スイッチ５８の一端に接続される。ネガ側出力抵抗５４は、一端がバイアス入力端５０に接続され、他端がネガ側スイッチ６０の一端に接続される。なお、ポジ側出力抵抗５２およびネガ側出力抵抗５４は、例えば、略同一抵抗値（例えば７５ωまたは５０ω）である。
【００１９】
ロジック内定電流源５６は、設定された電流値の定電流（テール電流）を流す。より具体的には、ロジック内定電流源５６は、ポジ側スイッチ５８およびネガ側スイッチ６０からシンク側電源に、テール電流を流す。本実施形態においては、ロジック内定電流源５６は、ｎｐｎトランジスタ（第１ミラー側ｎｐｎトランジスタ７２）である。第１ミラー側ｎｐｎトランジスタ７２は、コレクタがポジ側スイッチ５８およびネガ側スイッチ６０に接続され、エミッタがシンク側電源に接続される。
【００２０】
ポジ側スイッチ５８は、入力信号のポジ側信号の論理に応じて、ポジ側出力抵抗５２におけるバイアス入力端５０に接続されていない方の端とロジック内定電流源５６との間を、接続または開放する。ポジ側スイッチ５８は、一例として、入力信号のポジ側信号の論理がＨ論理である場合にはオン（接続）し、入力信号のポジ側信号の論理がＬ論理である場合にはオフ（開放）する。
【００２１】
本実施形態においては、ポジ側スイッチ５８は、ｎｐｎトランジスタである。この場合、ポジ側スイッチ５８は、コレクタがポジ側出力抵抗５２におけるバイアス入力端５０に接続されていない方の端に接続され、エミッタがロジック内定電流源５６（第１ミラー側ｎｐｎトランジスタ７２のコレクタ）に接続され、ベースに入力信号のポジ側信号が入力される。
【００２２】
ネガ側スイッチ６０は、入力信号のネガ側信号の論理に応じて、ネガ側出力抵抗５４におけるバイアス入力端５０に接続されていない方の端とロジック内定電流源５６との間を、接続または開放する。ネガ側スイッチ６０は、一例として、入力信号のネガ側信号の論理がＨ論理である場合にはオン（接続）し、入力信号のネガ側信号の論理がＬ論理である場合にはオフ（開放）する。
【００２３】
本実施形態においては、ネガ側スイッチ６０は、ｎｐｎトランジスタである。この場合、ネガ側スイッチ６０は、コレクタがネガ側出力抵抗５４におけるバイアス入力端５０に接続されていない方の端に接続され、エミッタがロジック内定電流源５６（第１ミラー側ｎｐｎトランジスタ７２のコレクタ）に接続され、ベースに入力信号のネガ側信号が入力される。
【００２４】
信号出力端６２は、出力信号として、入力信号に応じた電圧のシングルモード信号を出力する。本実施形態においては、信号出力端６２は、ポジ側出力抵抗５２におけるバイアス入力端５０に接続されていない方の端と接続される。これに代えて、信号出力端６２は、ネガ側出力抵抗５４におけるバイアス入力端５０に接続されていない方の端と接続されてもよい。
【００２５】
このような電流モードロジック回路２４では、差動モード信号によりスイッチングされるので、ポジ側スイッチ５８とネガ側スイッチ６０とが相補的にスイッチングする。すなわち、ポジ側スイッチ５８およびネガ側スイッチ６０は、一方がオン（接続）なら、他方がオフ（開放）となる。従って、電流モードロジック回路２４では、ポジ側出力抵抗５２またはネガ側出力抵抗５４の一方のみにロジック内定電流源５６が流す定電流（テール電流）の全てが流れる。
【００２６】
従って、このような電流モードロジック回路２４は、信号出力端６２がポジ側出力抵抗５２に接続されていれば、ポジ側スイッチ５８がオン（接続）された場合、Ｌ論理電圧を出力し、ポジ側スイッチ５８がオフ（開放）された場合、Ｈ論理電圧を出力する。また、このような電流モードロジック回路２４は、信号出力端６２がネガ側出力抵抗５４に接続されていれば、ネガ側スイッチ６０がオン（接続）された場合、Ｌ論理電圧を出力し、ネガ側スイッチ６０がオフ（開放）された場合、Ｈ論理電圧を出力する。
【００２７】
ここで、Ｈ論理電圧は、定電圧発生部２２から発生されたバイアス電圧である。また、Ｌ論理電圧は、バイアス電圧から、ロジック内定電流源５６が流す定電流（テール電流）にポジ側出力抵抗５２またはネガ側出力抵抗５４の抵抗値を乗じた電圧を減算した電圧である。すなわち、バイアス電圧をＶｈとし、テール電流をＩｓｅｔとし、ポジ側出力抵抗５２またはネガ側出力抵抗５４の抵抗値をＲとした場合、Ｈ論理電圧はＶｈとなり、Ｌ論理電圧は、Ｖｈ−（Ｉｓｅｔ×Ｒ）となる。
【００２８】
調整用定電流源２６は、定電圧発生部２２におけるバイアス電圧の出力端から、電流設定部３０によって設定された電流値の定電流（調整電流）を流し出す。本実施形態に係る調整用定電流源２６は、定電圧発生部２２におけるバイアス電圧の出力端とシンク側電源との間に設けられる。本実施形態においては、調整用定電流源２６は、ｎｐｎトランジスタ（第２ミラー側ｎｐｎトランジスタ７４）である。第２ミラー側ｎｐｎトランジスタ７４は、コレクタが定電圧発生部２２のバイアス電圧の出力端に接続され、エミッタがシンク側電源に接続される。
【００２９】
設定電圧出力部２８は、電流モードロジック回路２４に印加されるバイアス電圧の基準となる設定電圧を出力する。設定電圧出力部２８は、外部からの制御に応じて設定電圧を増減させる。設定電圧出力部２８は、ＤＡコンバータであってもよいし、外部からの制御に応じて出力電圧が変化する電圧源であってもよい。これにより、設定電圧出力部２８は、出力信号の電位（Ｈ論理電圧またはＬ論理電圧の電位）を外部からの制御に応じて変更することができる。
【００３０】
電流設定部３０は、外部からの制御に応じて、電流モードロジック回路２４内に流れる定電流（テール電流）の電流値を予め設定する。これにより、電流設定部３０は、出力信号の電圧振幅を外部からの制御に応じて変更することができる。
【００３１】
また、電流設定部３０は、電流モードロジック回路２４内に流れる定電流（テール電流）の電流値に応じて、調整用定電流源２６に流す定電流（調整電流）の電流値を予め設定する。ここで、予め設定するとは、電流モードロジック回路２４におけるスイッチングの動作中ではなく、スイッチング動作に先立って設定することを意味する。
【００３２】
電流設定部３０は、電流モードロジック回路２４内において流れる定電流（テール電流）の電流値と、調整用定電流源２６に流す定電流（調整電流）の電流値との合計が一定となるように、調整用定電流源２６に流す定電流の電流値を予め設定する。これにより、電流設定部３０は、出力信号の電圧振幅および出力信号の電位（Ｈ論理電圧またはＬ論理電圧）に関わらず、定電圧発生部２２から出力される電流量を一定にすることができる。
【００３３】
本実施形態において、電流設定部３０は、第１定電流源８２と、第１カレント側ｎｐｎトランジスタ８４と、第２定電流源８６と、第２カレント側ｎｐｎトランジスタ８８と、分岐部９０とを有する。第１定電流源８２は、外部から設定された電流値の定電流を流す。
【００３４】
第１カレント側ｎｐｎトランジスタ８４は、コレクタが第１定電流源８２に接続され、エミッタがシンク側電源に接続され、ベースがコレクタに短絡されている。これにより、第１カレント側ｎｐｎトランジスタ８４は、ダイオード接続とされ、コレクタからエミッタへ第１定電流源８２から出力された定電流を流すことができる。
【００３５】
さらに、第１カレント側ｎｐｎトランジスタ８４は、ベースが、電流モードロジック回路２４内のロジック内定電流源５６を構成する第１ミラー側ｎｐｎトランジスタ７２のベースに接続される。すなわち、第１カレント側ｎｐｎトランジスタ８４および第１ミラー側ｎｐｎトランジスタ７２は、カレントミラー回路として機能する。従って、第１ミラー側ｎｐｎトランジスタ７２は、第１カレント側ｎｐｎトランジスタ８４に流れる電流に対して、予め定められた倍率（例えば１０倍）の電流を流す。これにより、電流設定部３０は、第１定電流源８２に流れる電流に比例した電流を、ロジック内定電流源５６に流すことができる。
【００３６】
第２定電流源８６は、調整用定電流源２６に流すべき電流の基準値に応じた定電流を流す。第２カレント側ｎｐｎトランジスタ８８は、コレクタが第２定電流源８６に接続され、エミッタがシンク側電源に接続され、ベースがコレクタに短絡されている。これにより、第２カレント側ｎｐｎトランジスタ８８は、ダイオード接続とされ、コレクタからエミッタへ第２定電流源８６から出力された定電流を流すことができる。
【００３７】
さらに、第２カレント側ｎｐｎトランジスタ８８は、ベースが、調整用定電流源２６を構成する第２ミラー側ｎｐｎトランジスタ７４のベースに接続される。すなわち、第２カレント側ｎｐｎトランジスタ８８および第２ミラー側ｎｐｎトランジスタ７４は、カレントミラー回路として機能する。従って、第２ミラー側ｎｐｎトランジスタ７４は、第２カレント側ｎｐｎトランジスタ８８に流れる電流に対して、予め定められた倍率（例えば１０倍）の電流を流す。
【００３８】
分岐部９０は、第２定電流源８６から流れ出す電流の一部（バイパス電流）を、第２カレント側ｎｐｎトランジスタ８８をバイパスさせてシンク側電源に流す。従って、分岐部９０は、第２定電流源８６が流す定電流からバイパス電流を減算した電流値を、第２カレント側ｎｐｎトランジスタ８８のコレクタに与えることができる。これにより、分岐部９０は、第２定電流源８６が流す定電流からバイパス電流を減算した電流に対して、予め定められた倍率（例えば１０倍の電流）を、調整用定電流源２６に流すことができる。
【００３９】
さらに、分岐部９０は、バイパス電流の電流値を、第１定電流源８２が流す定電流の電流値に応じて変更する。より具体的には、分岐部９０は、第１定電流源８２が流す定電流の電流値が増加すればバイパス電流の電流値を増加させ、第１定電流源８２が流す定電流の電流値が減少すればバイパス電流の電流値を減少する。
【００４０】
本実施形態においては、分岐部９０は、ｎｐｎトランジスタ（分岐用ｎｐｎトランジスタ９２）である。分岐用ｎｐｎトランジスタ９２は、コレクタが第２定電流源８６に接続され、エミッタがシンク側電源に接続され、ベースが第１カレント側ｎｐｎトランジスタ８４のベースに接続される。すなわち、第１カレント側ｎｐｎトランジスタ８４および分岐用ｎｐｎトランジスタ９２は、カレントミラー回路として機能する。従って、分岐用ｎｐｎトランジスタ９２は、第１カレント側ｎｐｎトランジスタ８４に流れる電流に対して、予め定められた倍率（例えば１倍）の電流を流す。
【００４１】
これにより、分岐部９０は、第１定電流源８２に流れる電流に対して、予め定められた倍率（例えば１倍）の電流を流すことができる。すなわち、分岐部９０は、バイパス電流の電流値を、第１定電流源８２が流す定電流の電流値に応じて変更することができる。
【００４２】
このような構成により、電流設定部３０は、電流モードロジック回路２４内に流れる定電流（テール電流）の電流値を予め設定することができる。これにより、電流設定部３０は、出力電流の電圧振幅を予め設定することができる。
【００４３】
さらに、電流設定部３０は、ロジック内定電流源５６に流れるテール電流の電流値の増減に応じて、調整用定電流源２６に流れる調整電流の電流値を変更することができる。より具体的には、電流設定部３０は、電流モードロジック回路２４内のテール電流の電流値と、調整用定電流源２６に流す調整電流の電流値との合計が一定となるように予め設定することができる。
【００４４】
図２は、ドライバ回路１０から出力される出力信号の波形の一例を示す。ドライバ回路１０は、入力信号の論理の変化に応じて、Ｌ論理電圧とＨ論理電圧との間を変化する出力信号を出力することができる。
【００４５】
ここで、ドライバ回路１０は、外部からのバイアス電圧の制御に応じて、出力信号のＨ論理電圧（またはＬ論理電圧）の電位を変更することができる。また、ドライバ回路１０は、外部からの電流モードロジック回路２４の内部に流れる電流（テール電流）の電流値の制御に応じて、出力信号の電圧振幅を変更することができる。
【００４６】
さらに、ドライバ回路１０は、外部からの電流モードロジック回路２４の内部に流れる電流（テール電流）の電流値の制御に応じて、調整用定電流源２６に流れる電流の電流値を変更する。ドライバ回路１０は、テール電流の電流値の増減に対して反比例して、調整用定電流源２６に流れる電流の電流値を変更する。すなわち、ドライバ回路１０は、テール電流を指定された値分増加させた場合には、調整用定電流源２６に流れる電流を指定された値分減少させる。また、ドライバ回路１０は、テール電流を指定された値分減少させた場合には、調整用定電流源２６に流れる電流を指定された値分増加させる。
【００４７】
これにより、ドライバ回路１０は、電流モードロジック回路２４に流れる電流と調整用定電流源２６に流れる電流との合計を常に一定にすることができる。さらに、ドライバ回路１０は、定電圧発生部２２が出力する電流も常に一定にすることができる。これにより、ドライバ回路１０によれば、出力信号の電圧振幅を変更しても、出力信号の応答特性が変動せず、更に、全体の消費電流量を一定にすることができる。
【００４８】
また、このようなドライバ回路１０は、バイポーラプロセスで製造した場合においては、内部のバイポーラトランジスタを全てのｎｐｎトランジスタにより形成することができる。なお、ドライバ回路１０は、バイポーラトランジスタのプロセスに限らず、Ｃ−ＭＯＳトランジスタを用いたプロセスにより製造してもよい。
【００４９】
図３は、本実施形態に係る試験装置１００の構成を、被試験デバイス２００とともに示す。試験装置１００は、被試験デバイス２００を試験する。
【００５０】
試験装置１００は、パターン発生部１１０と、供給部１１２と、取得部１１４と、判定部１１６と、電圧設定部１１８とを備える。パターン発生部１１０は、被試験デバイス２００に供給する信号の波形パターンおよび被試験デバイス２００から出力される期待値を発生する。
【００５１】
供給部１１２は、波形パターンに応じた波形の試験信号を被試験デバイス２００へと供給する。供給部１１２は、試験信号を被試験デバイス２００へと供給するための少なくとも１つのドライバ回路１０を有する。ドライバ回路１０は、差動モード信号で波形パターンを受け取り、差動モード信号の論理に応じた試験信号を出力する。なお、ドライバ回路１０は、図１に示したドライバ回路１０と同一の構成および機能を有するので、説明を省略する。
【００５２】
取得部１１４は、試験信号を供給したことに応じて被試験デバイス２００から出力された応答信号を取得する。判定部１１６は、取得部１１４により取得された応答信号の値と期待値とを比較して被試験デバイス２００の良否を判定する。
【００５３】
電圧設定部１１８は、試験に先立って、ドライバ回路１０における定電圧発生部２２が出力するバイアス電圧および電流モードロジック回路２４内において流れる定電流の電流値を変更して、試験信号のハイ側電圧およびロー側電圧を設定する。このような試験装置１００によれば、試験信号の電圧振幅および試験信号のＨ論理電圧またはＬ論理電圧の電位を変更しても、ドライバ回路１０の応答特性および消費電流を一定に保つことができる。これにより、試験装置１００によれば、被試験デバイスを精度良く試験することができる。
【００５４】
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
【００５５】
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
【符号の説明】
【００５６】
１０ ドライバ回路、２２ 定電圧発生部、２４ 電流モードロジック回路、２６ 調整用定電流源、２８ 設定電圧出力部、３０ 電流設定部、４２ 演算増幅器、４４ ｎｐｎトランジスタ、４６ ポジ側入力端、４８ ネガ側入力端、５０ バイアス入力端、５２ ポジ側出力抵抗、５４ ネガ側出力抵抗、５６ ロジック内定電流源、５８ ポジ側スイッチ、６０ ネガ側スイッチ、６２ 信号出力端、７２ 第１ミラー側ｎｐｎトランジスタ、７４ 第２ミラー側ｎｐｎトランジスタ、８２ 第１定電流源、８４ 第１カレント側ｎｐｎトランジスタ、８６ 第２定電流源、８８ 第２カレント側ｎｐｎトランジスタ、９０ 分岐部、９２ 分岐用ｎｐｎトランジスタ、１００ 試験装置、１１０ パターン発生部、１１２ 供給部、１１４ 取得部、１１６ 判定部、１１８ 電圧設定部、２００ 被試験デバイス
【特許請求の範囲】
【請求項１】
入力信号の論理に応じた電圧の出力信号を出力するドライバ回路であって、
定電圧のバイアス電圧を発生する定電圧発生部と、
内部に流れる定電流の電流値に応じて出力信号の振幅が定まり、前記バイアス電圧の電圧値に応じて前記出力信号の電位が定まり、前記入力信号の論理に応じた電圧の出力信号を出力する電流モードロジック回路と、
前記定電圧発生部における前記バイアス電圧の出力端から、設定された電流値の定電流を流し出す調整用定電流源と、
前記電流モードロジック回路内に流れる定電流の電流値に応じて、前記調整用定電流源に流す定電流の電流値を予め設定する電流設定部と
を備えるドライバ回路。
【請求項２】
前記電流設定部は、前記電流モードロジック回路内において流れる定電流の電流値と、前記調整用定電流源に流す定電流の電流値との合計が一定となるように、前記調整用定電流源に流す定電流の電流値を予め設定する
請求項１に記載のドライバ回路。
【請求項３】
当該ドライバ回路は、前記入力信号として差動モード信号を入力し、
前記電流モードロジック回路は、
一端が前記バイアス電圧を入力するバイアス入力端に接続されるポジ側出力抵抗と、
一端が前記バイアス入力端に接続されるネガ側出力抵抗と、
設定された電流値の定電流を流すロジック内定電流源と、
前記入力信号のポジ側信号の論理に応じて、前記ポジ側出力抵抗における前記バイアス入力端に接続されていない方の端と前記ロジック内定電流源との間を、接続または開放するポジ側スイッチと、
前記入力信号のネガ側信号の論理に応じて、前記ネガ側出力抵抗における前記バイアス入力端に接続されていない方の端と前記ロジック内定電流源との間を、接続または開放するネガ側スイッチと、
を有する請求項１または２に記載のドライバ回路。
【請求項４】
前記電流モードロジック回路は、前記ポジ側出力抵抗における前記バイアス入力端に接続されていない方の端、または、前記ネガ側出力抵抗における前記バイアス入力端に接続されていない方の端のいずれか一方と接続され、入力した前記入力信号に応じた電圧のシングルモード信号を出力する電圧出力端を更に有する
請求項３に記載のドライバ回路。
【請求項５】
当該ドライバ回路は、前記バイアス電圧の基準となる設定電圧を出力する設定電圧出力部を更に備え、
前記定電圧発生部は、前記設定電圧出力部から出力された前記設定電圧を電力増幅した前記バイアス電圧を出力するＡ級電力増幅器である請求項１から４の何れか１項に記載のドライバ回路。
【請求項６】
前記定電圧発生部は、
前記設定電圧を非反転入力端から入力し、前記バイアス電圧を反転入力端から入力する演算増幅器と、
コレクタがソース側電源に接続され、エミッタが当該定電圧発生部における前記バイアス電圧を出力するバイアス電圧の出力端に接続され、ベースが前記演算増幅器の出力端に接続されるｎｐｎトランジスタと、
を有する請求項５に記載のドライバ回路。
【請求項７】
前記電流モードロジック回路内の前記ロジック内定電流源は、コレクタが前記ポジ側スイッチおよび前記ネガ側スイッチに接続され、エミッタがシンク側電源に接続される第１ミラー側ｎｐｎトランジスタであり、
前記電流設定部は、
設定された電流値の定電流を流す第１定電流源と、
コレクタが前記第１定電流源に接続され、エミッタがシンク側電源に接続され、ベースがコレクタに短絡されているとともに前記第１ミラー側ｎｐｎトランジスタのベースに接続される第１カレント側ｎｐｎトランジスタと、
を有する請求項３に記載のドライバ回路。
【請求項８】
前記調整用定電流源は、コレクタが前記定電圧発生部のバイアス電圧の出力端に接続され、エミッタがシンク側電源に接続される第２ミラー側ｎｐｎトランジスタであり、
前記電流設定部は、
前記調整用定電流源に流すべき電流の基準値に応じた定電流を流す第２定電流源と、
コレクタが前記第２定電流源に接続され、エミッタがシンク側電源に接続され、ベースがコレクタに短絡されているとともに前記第２ミラー側ｎｐｎトランジスタのベースに接続される第２カレント側ｎｐｎトランジスタと、
前記第２定電流源から流れ出す電流の一部を前記第２カレント側ｎｐｎトランジスタをバイパスさせてシンク側電源に流すとともに、バイパスする電流の電流値を前記第１定電流源が流す定電流の電流値に応じて変更する分岐部と、
を更に有する請求項７に記載のドライバ回路。
【請求項９】
前記分岐部は、コレクタが前記第２定電流源に接続され、エミッタが前記シンク側電源に接続され、ベースが前記第１カレント側ｎｐｎトランジスタのベースに接続される分岐用ｎｐｎトランジスタである
請求項８に記載のドライバ回路。
【請求項１０】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスに供給する信号の波形パターンおよび前記被試験デバイスから出力される期待値を発生するパターン発生部と、
前記波形パターンに応じた波形の試験信号を前記被試験デバイスへと供給する供給部と、
前記試験信号を供給したことに応じて前記被試験デバイスから出力された応答信号を取得する取得部と、
前記取得部により取得された応答信号の値と前記期待値とを比較して前記被試験デバイスの良否を判定する判定部と
を備え、
前記供給部は、前記試験信号を前記被試験デバイスへと供給するための少なくとも１つの請求項１から９の何れか１項に記載のドライバ回路を有する
試験装置。
【請求項１１】
試験に先立って、前記ドライバ回路における前記定電圧発生部が出力するバイアス電圧および前記電流モードロジック回路内において流れる定電流の電流値を変更して、前記試験信号のハイ側電圧およびロー側電圧を設定する電圧設定部を更に備える
請求項１０に記載の試験装置。
【請求項１】
入力信号の論理に応じた電圧の出力信号を出力するドライバ回路であって、
定電圧のバイアス電圧を発生する定電圧発生部と、
内部に流れる定電流の電流値に応じて出力信号の振幅が定まり、前記バイアス電圧の電圧値に応じて前記出力信号の電位が定まり、前記入力信号の論理に応じた電圧の出力信号を出力する電流モードロジック回路と、
前記定電圧発生部における前記バイアス電圧の出力端から、設定された電流値の定電流を流し出す調整用定電流源と、
前記電流モードロジック回路内に流れる定電流の電流値に応じて、前記調整用定電流源に流す定電流の電流値を予め設定する電流設定部と
を備えるドライバ回路。
【請求項２】
前記電流設定部は、前記電流モードロジック回路内において流れる定電流の電流値と、前記調整用定電流源に流す定電流の電流値との合計が一定となるように、前記調整用定電流源に流す定電流の電流値を予め設定する
請求項１に記載のドライバ回路。
【請求項３】
当該ドライバ回路は、前記入力信号として差動モード信号を入力し、
前記電流モードロジック回路は、
一端が前記バイアス電圧を入力するバイアス入力端に接続されるポジ側出力抵抗と、
一端が前記バイアス入力端に接続されるネガ側出力抵抗と、
設定された電流値の定電流を流すロジック内定電流源と、
前記入力信号のポジ側信号の論理に応じて、前記ポジ側出力抵抗における前記バイアス入力端に接続されていない方の端と前記ロジック内定電流源との間を、接続または開放するポジ側スイッチと、
前記入力信号のネガ側信号の論理に応じて、前記ネガ側出力抵抗における前記バイアス入力端に接続されていない方の端と前記ロジック内定電流源との間を、接続または開放するネガ側スイッチと、
を有する請求項１または２に記載のドライバ回路。
【請求項４】
前記電流モードロジック回路は、前記ポジ側出力抵抗における前記バイアス入力端に接続されていない方の端、または、前記ネガ側出力抵抗における前記バイアス入力端に接続されていない方の端のいずれか一方と接続され、入力した前記入力信号に応じた電圧のシングルモード信号を出力する電圧出力端を更に有する
請求項３に記載のドライバ回路。
【請求項５】
当該ドライバ回路は、前記バイアス電圧の基準となる設定電圧を出力する設定電圧出力部を更に備え、
前記定電圧発生部は、前記設定電圧出力部から出力された前記設定電圧を電力増幅した前記バイアス電圧を出力するＡ級電力増幅器である請求項１から４の何れか１項に記載のドライバ回路。
【請求項６】
前記定電圧発生部は、
前記設定電圧を非反転入力端から入力し、前記バイアス電圧を反転入力端から入力する演算増幅器と、
コレクタがソース側電源に接続され、エミッタが当該定電圧発生部における前記バイアス電圧を出力するバイアス電圧の出力端に接続され、ベースが前記演算増幅器の出力端に接続されるｎｐｎトランジスタと、
を有する請求項５に記載のドライバ回路。
【請求項７】
前記電流モードロジック回路内の前記ロジック内定電流源は、コレクタが前記ポジ側スイッチおよび前記ネガ側スイッチに接続され、エミッタがシンク側電源に接続される第１ミラー側ｎｐｎトランジスタであり、
前記電流設定部は、
設定された電流値の定電流を流す第１定電流源と、
コレクタが前記第１定電流源に接続され、エミッタがシンク側電源に接続され、ベースがコレクタに短絡されているとともに前記第１ミラー側ｎｐｎトランジスタのベースに接続される第１カレント側ｎｐｎトランジスタと、
を有する請求項３に記載のドライバ回路。
【請求項８】
前記調整用定電流源は、コレクタが前記定電圧発生部のバイアス電圧の出力端に接続され、エミッタがシンク側電源に接続される第２ミラー側ｎｐｎトランジスタであり、
前記電流設定部は、
前記調整用定電流源に流すべき電流の基準値に応じた定電流を流す第２定電流源と、
コレクタが前記第２定電流源に接続され、エミッタがシンク側電源に接続され、ベースがコレクタに短絡されているとともに前記第２ミラー側ｎｐｎトランジスタのベースに接続される第２カレント側ｎｐｎトランジスタと、
前記第２定電流源から流れ出す電流の一部を前記第２カレント側ｎｐｎトランジスタをバイパスさせてシンク側電源に流すとともに、バイパスする電流の電流値を前記第１定電流源が流す定電流の電流値に応じて変更する分岐部と、
を更に有する請求項７に記載のドライバ回路。
【請求項９】
前記分岐部は、コレクタが前記第２定電流源に接続され、エミッタが前記シンク側電源に接続され、ベースが前記第１カレント側ｎｐｎトランジスタのベースに接続される分岐用ｎｐｎトランジスタである
請求項８に記載のドライバ回路。
【請求項１０】
被試験デバイスを試験する試験装置であって、
前記被試験デバイスに供給する信号の波形パターンおよび前記被試験デバイスから出力される期待値を発生するパターン発生部と、
前記波形パターンに応じた波形の試験信号を前記被試験デバイスへと供給する供給部と、
前記試験信号を供給したことに応じて前記被試験デバイスから出力された応答信号を取得する取得部と、
前記取得部により取得された応答信号の値と前記期待値とを比較して前記被試験デバイスの良否を判定する判定部と
を備え、
前記供給部は、前記試験信号を前記被試験デバイスへと供給するための少なくとも１つの請求項１から９の何れか１項に記載のドライバ回路を有する
試験装置。
【請求項１１】
試験に先立って、前記ドライバ回路における前記定電圧発生部が出力するバイアス電圧および前記電流モードロジック回路内において流れる定電流の電流値を変更して、前記試験信号のハイ側電圧およびロー側電圧を設定する電圧設定部を更に備える
請求項１０に記載の試験装置。
【図１】
【図２】
【図３】
【図２】
【図３】
【公開番号】特開２０１３−９８５９９（Ｐ２０１３−９８５９９Ａ）
【公開日】平成２５年５月２０日（２０１３．５．２０）
【国際特許分類】
【出願番号】特願２０１１−２３６７３５（Ｐ２０１１−２３６７３５）
【出願日】平成２３年１０月２８日（２０１１．１０．２８）
【出願人】（３９０００５１７５）株式会社アドバンテスト (1,005)
【Ｆターム（参考）】
【公開日】平成２５年５月２０日（２０１３．５．２０）
【国際特許分類】
【出願日】平成２３年１０月２８日（２０１１．１０．２８）
【出願人】（３９０００５１７５）株式会社アドバンテスト (1,005)
【Ｆターム（参考）】
[ Back to top ]