【課題】出力信号の応答特性および消費電流を一定にする。
【解決手段】入力信号の論理に応じた電圧の出力信号を出力するドライバ回路であって、定電圧のバイアス電圧を発生する定電圧発生部と、内部に流れる定電流の電流値に応じて出力信号の振幅が定まり、バイアス電圧の電圧値に応じて出力信号の電位が定まり、入力信号の論理に応じた電圧の出力信号を出力する電流モードロジック回路と、定電圧発生部におけるバイアス電圧の出力端から、設定された電流値の定電流を流し出す調整用定電流源と、電流モードロジック回路内に流れる定電流の電流値に応じて、調整用定電流源に流す定電流の電流値を予め設定する電流設定部とを備えるドライバ回路を提供する。 （もっと読む）

【課題】トランジスタ製造工程をｎｐｎ型の製造工程のみとして、使用可能な化合物半導体の自由度を高め、単相のデジタル信号により外部から出力透過／遮断を切替制御する。
【解決手段】トランジスタとしてｎｐｎ型を用いて構成し、入力バッファ１１で、外部入力された単相切替指示信号１０Ｓを、互いの位相が反転している差動切替指示信号１１Ｓに変換し、発生制御回路１３で、差動切替指示信号１１Ｓに基づいて、制御電圧発生回路１４における制御電圧ＶＣＳの発生を制御するための発生制御信号１３Ｓを出力し、制御電圧発生回路１４で、発生制御信号１３Ｓに基づいて、単相切替指示信号１０Ｓの論理に応じて電圧値が変化する制御電圧ＶＣＳを発生させて出力し、出力回路１５で、入力された差動入力信号ＩＮをインピーダンス変換し差動出力信号ＯＵＴとして出力し、制御電圧ＶＣＳに基づいて当該差動入力信号ＩＮの出力透過／遮断を切り替える。 （もっと読む）

【課題】コンデンサの供給する電源電圧の低下により、誤動作を起こす虞がある。
【解決手段】通常動作より低い消費電力状態である低消費電力モードを有する半導体集積回路であって、前記低消費電力モード状態時に、電源電圧レベルを検出する検出手段と、前記検出した電源電圧レベルを記憶する記憶手段と、前記通常動作時よりも小さい電流を流すことで、前記電源電圧を低下させる擬似負荷手段と、前記擬似負荷手段により電流を流す前に前記記憶手段で記憶した第１の電圧レベルに応じて前記検出手段の検出レベルを第２の電圧レベルに切り換える切換え手段と、前記擬似負荷手段により電流を流すことにより低下した前記電源電圧が、前記第２の電圧レベルとなるかを判定し、前記低消費電力モードを解除するか否かの制御を行う制御手段と、を有する半導体集積回路。 （もっと読む）

【課題】入力信号に対して出力信号が高速に応答し、かつ、半導体出力回路の消費電力を低減させることが可能である半導体出力回路を提供する。
【解決手段】本発明の半導体出力回路は、ベースが定電流源に接続され、コレクタが第２のｎｐｎトランジスタのエミッタに接続され、エミッタが第１のｎｐｎトランジスタのコレクタに接続される第３のｎｐｎトランジスタを含む。 （もっと読む）

【課題】低消費電力なクロック入力インターフェース回路を提供する。
【解決手段】クロック入力インターフェース回路１は、インピーダンス整合・出力電圧調整抵抗Ｒ１１，Ｒ１３と、出力電圧調整抵抗Ｒ１２，Ｒ１４と、電流安定化抵抗Ｒ１５，Ｒ１６と、反射防止終端抵抗Ｒ１７と、ＤＣレベル阻止容量Ｃ１，Ｃ２と、ＲＦバイパス容量Ｃ３，Ｃ４と、電流源トランジスタＱ１，Ｑ２とから成る。クロック入力端子ＣＫにクロック信号を入力する伝送線路とインピーダンス整合し、かつ次段の回路の入力端子で必要とされるＤＣバイアス電圧を出力端子ＯＴ，ＯＣに与えることができるように、抵抗Ｒ１１〜Ｒ１４，Ｒ１７の値および容量Ｃ１〜Ｃ４の値が設定される。 （もっと読む）

【課題】入力データと再生クロックの同期を保ったまま、再生クロックの適切なジッタ量と適切なバースト応答時間とを両立させる。
【解決手段】ＣＤＲ回路は、入力データが遷移したときにパルスを出力するゲーティング回路２と、ゲーティング回路２の出力パルスのタイミングに合うように出力クロックの位相を調整するＧ−ＶＣＯ３と、Ｇ−ＶＣＯ３から出力されるクロックのタイミングに合うように出力クロックの位相を調整するＶＣＯ４と、入力データのデータ識別をＶＣＯ４から出力される再生クロックに基づいて行うフリップフロップ１と、Ｇ−ＶＣＯ３の出力端子とＶＣＯ４の入力端子との間に設けられたバッファ増幅器６ａとを備える。バッファ増幅器６ａの駆動力は、ＣＤＲ回路のバースト応答時間が仕様の範囲内で最大となるように予め設定される。 （もっと読む）

ＢｉＣＭＯＳプロセストランジスタを用いる混合又はハイブリッドモードドライバが、ドライバのプルアップ部の電圧に調和するプルダウン電流を生成するため電流ステアリング回路（電圧駆動差動対の代わりに）を有する。ドライバは、速度を速め、生成する出力同相電圧ゆらぎが一層小さい。回路２００が、出力端子（ＯＵＴＰ、ＯＵＴＮ）を介して電流を供給して負荷１０４を駆動するドライバ２０２（これは、電圧モードと電流モードの組み合わせを用いる）を有する。ドライバ２０２は、ＮＰＮトランジスタ（Ｑ１、Ｑ２、Ｑ７、Ｑ８）、電流源（１０６、２０４、２０６）、及び電流ステアリング回路３０４を有する。電流ステアリング回路３０４は、フィードフォワード・レジスタ・キャパシタ（ＲＣ）ネットワーク（Ｒ５、Ｒ６、Ｃ２、Ｃ３）、入力ＮＰＮトランジスタ（Ｑ９、Ｑ１０）、出力ＮＰＮトランジスタ（Ｑ５、Ｑ６）、電流源（２０８、２１０）、レジスタ（Ｒｌ〜Ｒ４及びＲ７〜Ｒ８）、及びバイパスキャパシタＣ１を有する。ＮＰＮトランジスタはＰＮＰトランジスタで置き換えてもよい。
（もっと読む）

【課題】フリーホイールダイオードを用いることなく、より低い電圧のアンダーシュートでも低減できるリンギング抑制回路を提供する。
【解決手段】電源と信号線１２Ｐとの間に接続されるＮチャネルＭＯＳＦＥＴ１９と、信号線１２Ｍとグランドとの間に接続されるＰチャネルＭＯＳＦＥＴ２０とを備え、リンギング抑制回路１８は、信号線１２Ｐ，１２Ｍの電位と、それぞれに対応するＮチャネルＭＯＳＦＥＴ１９，ＰチャネルＭＯＳＦＥＴ２０のゲートに付与される電位との差に応じてＮチャネルＭＯＳＦＥＴ１９及びＰチャネルＭＯＳＦＥＴ２０をオンさせて、信号線１２Ｐ，１２Ｍに発生しようとするリンギングの抑制を図る。 （もっと読む）

【課題】比較回路の自己発熱を抑制して、自己発熱対策に起因する当該比較回路の動作速
度の低下を防止できるようにする。
【解決手段】差動増幅部１１，１２にスイッチＳ１，Ｓ２をそれぞれ接続させる。スイッ
チＳ１をＯＮにして差動増幅部１１を動作させるときには、スイッチＳ２をＯＦＦにして
差動増幅部１２を停止させ、スイッチＳ２をＯＮにして差動増幅部１２を動作させるとき
には、スイッチＳ１をＯＦＦにして差動増幅部１１を停止させる。この結果、スイッチＳ
１，Ｓ２によって差動増幅部１１，１２が交互に動作するので、差動増幅部１１，１２の
動作による自己発熱を抑制することができ、自己発熱対策に起因する比較回路１の動作速
度の低下を防止できる。 （もっと読む）

【課題】電源線のレイアウト面積を広げることなく、コア回路とバイアス供給回路との間
の電圧降下を抑え、かつ、コア回路間の高速信号ノードを短縮できるようにする。
【解決手段】Ｓｉ基板１１にトランジスタＱ及び抵抗素子Ｒを有して高電位側の電源線と
低電位側の配線Ｄ１とバイアス供給用の配線Ｄ２とに接続されてトランジスタ動作をする
コア回路１と、Ｓｉ基板１１に設けられてコア回路１にバイアスを供給するバイアス供給
回路とを備え、コア回路１の中の定電流源用のトランジスタＱに、その一端が接続された
抵抗素子Ｒの他端がバイアス供給用の配線Ｄ２に接続され、この配線Ｄ２が接続された抵
抗素子Ｒの他端がコンタクトホール３５を介してバイアス供給用の配線Ｄ２よりも上層の
低電位側の配線Ｄ１に接続されるものである。 （もっと読む）

【課題】高速動作時の出力波形品質を改善する。
【解決手段】高速多重化回路は、データ信号列（Ｄ１Ｐ，Ｄ１Ｎ），（Ｄ２Ｐ，Ｄ２Ｎ）毎に設けられ、入力されたデータ信号列を共通に接続された信号出力端子に選択的に出力する第１のトランジスタＱ１Ｐ，Ｑ１Ｎ，Ｑ２Ｐ，Ｑ２Ｎと、トランジスタＱ１Ｐ，Ｑ１Ｎから構成される差動対またはトランジスタＱ２Ｐ，Ｑ２Ｎから構成される差動対のいずれか一方をクロック信号ＣＫ１，ＣＫ２に応じてオンにする第２のトランジスタＱ３，Ｑ４と、トランジスタＱ１Ｐ，Ｑ１Ｎ，Ｑ２Ｐ，Ｑ２Ｎ，Ｑ３，Ｑ４にコレクタ電流を流す電流源となる第３のトランジスタＱ６，Ｑ７と、第３のトランジスタＱ６，Ｑ７のコレクタとエミッタ側の電源電圧ＶＥＥとの間に挿入されたコンデンサＣ１とを備える。 （もっと読む）

【課題】双方向伝送において送信信号をキャンセルする。
【解決手段】第１抵抗Ｒ１は、その第１端子に第１電圧ＶＨ’が印加され、その第２端子が入出力端子Ｐ１と接続される。第２抵抗Ｒ２は、その第１端子に第１電圧ＶＨ’が印加される。テイル電流源１２は、所定のテイル電流Ｉａ’を生成する。電流スイッチ１０は、第２デバイス１０２に送信すべきデータＰＡＴを受け、その値に応じて第１抵抗Ｒ１の第２端子と第２抵抗Ｒ２の第２端子の一方を選択し、テイル電流源１２と結合する。分圧回路ＤＩＶ１は、第１抵抗Ｒ１の第２端子と第２抵抗Ｒ２の第２端子の間に順に直列に設けられた第３抵抗Ｒ３および第４抵抗Ｒ４を含む。負荷バランサＬＢ１は、その第１端子に第２電圧ＶＬＢが印加され、その第２端子が第２抵抗Ｒ２の第２端子と接続された第５抵抗Ｒ５を含む。 （もっと読む）

【課題】論理和回路の後段に接続される電子回路でのデューティ比の変動を抑制でき、雑音や電源電圧変動あるいは温度変動に対しても、後段に接続される電子回路を安定に動作させる。
【解決手段】複数の論理信号（Ｘ０、Ｘ１、Ｘ２）入力に対し、すべての論理信号およびそれぞれの否定の組み合わせについての論理積回路群１０と、この論理積回路群１０の出力する論理積信号からあらかじめ設定された組み合わせでの第１の論理和回路２１、２２と、論理積回路群１０の出力する論理積信号のうち、第１の論理和回路２１、２２が論理和を求める対象としていない論理積信号について、その論理和を求める第２の論理和回路２３、２４を有し、第１の論理和回路２１、２２の出力する論理和信号（Ｚ０、Ｚ１）と第２の論理和回路２３、２４の出力する論理和信号（Ｚ０、Ｚ１の否定）とが差動回路３１、３２の差動入力とされる。 （もっと読む）

【課題】消費電流を削減した出力回路を提供する。
【解決手段】入力端子にベースが接続されコレクタが第１の電源端子に接続されエミッタが出力端子に接続された第１のトランジスタと、コレクタが前記出力端子に接続されエミッタが第２の電源端子に接続された第２のトランジスタと、該第２のトランジスタとともに第１のカレントミラー回路を構成する第３のトランジスタと、該第１のカレントミラー回路に電流を供給する第１の電流源とを備える出力回路において、前記第１の電流源を前記入力端子に入力する入力電圧を電流に変換し、前記入力電圧の変化に逆比例して変化する電流を出力する電圧／電流変換回路で構成する。 （もっと読む）

【課題】二種類のスイッチを混在して使用する場合において、容易な構成でプリント基板の共通化を図ることができる入力判定装置を提供する。
【解決手段】単一のプリント基板１０に、判定部４０を有する同一構成の入力回路３０が複数形成されている。プリント基板１０の外部にはグランド接地型のスイッチＳＷ１と電位接続型のスイッチＳＷ２，ＳＷ３が配置され、スイッチＳＷ１は入力回路３０のスイッチ接続端子５３に接続されているとともに当該入力回路３０の電位設定端子５２が外部ケーブル６０により電源端子１１に接続されている。スイッチＳＷ２，ＳＷ３は他の入力回路３０のスイッチ接続端子５３に接続されている。 （もっと読む）

【課題】出力振幅の変更が容易な出力回路を提供する。
【解決手段】出力回路は、入力端子ＩＮに入力信号が入力され、コレクタ端子が直列に接続された抵抗Ｒ１および抵抗Ｒ２を介して電源端子に接続されるトランジスタＱ２を含む増幅器１と、ベース端子がトランジスタＱ２のコレクタ端子に接続され、コレクタ端子が抵抗Ｒ１と抵抗Ｒ２の接続点に接続され、エミッタ端子が出力端子ＯＵＴに接続される第２のトランジスタを含む増幅器２と、を備え、出力端子ＯＵＴに接続される可変抵抗Ｒ３の抵抗値の変化に応じて出力信号の振幅が変化する。 （もっと読む）

【課題】 簡単な構成でプリエンファシス信号を生成することが可能なプリエンファシス回路を実現する。
【解決手段】 信号の変化点で振幅を大きくするプリエンファシス回路において、差動入力信号を差動電流出力に変換する第１のトランスコンダクタンスアンプと、ハイパスフィルタ回路と、このハイパスフィルタ回路を介した前記差動入力信号を差動電流出力に変換する第２のトランスコンダクタンスアンプと、２つの前記差動電流出力をそれぞれ加算して電圧変換する第１及び第２の抵抗とを設ける。 （もっと読む）

【課題】半導体試験装置では、測定カードを選択して用いることにより顧客の多様なニーズに対応しているが、仕様によっては測定カードが挿入されないスロットが発生し、このスロットに接続されている伝送路がノイズ発生源となって他の伝送路を流れる信号に悪影響を与えてしまうという課題を解決する。また、ドライバ、伝送路の不具合の原因を特定することができないという課題を解決する。
【解決手段】ＬＶ−ＰＥＣＬドライバのように、入力デジタル信号によってオン、オフが制御され、エミッタから出力を取り出す出力トランジスタを有する信号ドライバの出力端子を、抵抗を用いてプルアップするようにした。また、信号ドライバの出力電圧を監視する電圧検出部を設けた。 （もっと読む）

【課題】入力部３の入力信号Ｓ１を制御部２に入力するものにあって、入力部３と制御部２との間に接続された抵抗素子Ｒ３の発熱を防止することで、抵抗素子Ｒ３の耐久性を向上させる。
【解決手段】制御部２に接続された入力部３の入力信号Ｓ１を入力インターフェース部４を介して制御部２に入力するようにした入力インターフェース回路１において、入力部３と制御部２との間に接続された抵抗素子Ｒ１の発熱を防止すべく、入力部３からの入力信号Ｓ１を間欠的に制御部２に入力させる間欠入力手段５が設けられている。 （もっと読む）

【課題】受信電流のパルス幅に応じたほぼ正確なパルス幅を持つ受信信号を出力する受信回路を提供すること。
【解決手段】第１フィルタ回路２４は、電圧信号ＶＡ１を高域通過フィルタを通した第１の成分と、前記電圧信号ＶＡ１の低周波成分もしくは直流成分に基づく第２の成分を含む第１の処理信号Ｓ１を生成する。第２フィルタ回路２５は、第１の処理信号Ｓ１を増幅した電圧信号ＶＡ２を高域通過フィルタを通した成分からなる第２の処理信号Ｓ２を生成する。そして、２値化回路２６は、第２の処理信号Ｓ２を増幅した電圧信号ＶＡ３を２値化して受信信号ＲＸを生成する。 （もっと読む）