ＬＶＤＳ出力回路
【課題】 1個の基準電圧源を用いて、中間電圧(コモン電圧)及び出力振幅について温度特性がフラットになり、搭載されるＩＣチップの面積増大を防ぐことが出来るＬＶＤＳ出力回路を提供する。
【解決手段】 中間電圧(コモン電圧)作成用の基準電圧はバンドギャップリファレンス回路１の演算増幅器５の出力部から引き出し、振幅を決める定電流回路の基準電圧はバンドギャップ電圧を作る際に使用する抵抗Ｒ４１、Ｒ４２の節点１４（中間タップ）から引き出す。そして、引き出し部分は電流検出用抵抗Ｒ６の温度特性に合わせる。検出用抵抗の温度特性と中間タップの位置での温度特性を合わせることにより、定電流回路３全体としての温度変化を無くすようにする。このようにして、１つのバンドギャップリファレンス回路１を用いて温度変化無しにＬＶＤＳ出力回路を駆動できる。
【解決手段】 中間電圧(コモン電圧)作成用の基準電圧はバンドギャップリファレンス回路１の演算増幅器５の出力部から引き出し、振幅を決める定電流回路の基準電圧はバンドギャップ電圧を作る際に使用する抵抗Ｒ４１、Ｒ４２の節点１４（中間タップ）から引き出す。そして、引き出し部分は電流検出用抵抗Ｒ６の温度特性に合わせる。検出用抵抗の温度特性と中間タップの位置での温度特性を合わせることにより、定電流回路３全体としての温度変化を無くすようにする。このようにして、１つのバンドギャップリファレンス回路１を用いて温度変化無しにＬＶＤＳ出力回路を駆動できる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、一つのバンドギャップリファレンス回路(バンドギャップ基準電圧発生回路)を用いて温度変化なしに低電圧差動信号伝送（ＬＶＤＳ）を駆動する出力回路に関するものである。
【背景技術】
【０００２】
従来のＬＶＤＳ出力回路の1例を図４に示す。ここに開示されたＬＶＤＳ出力回路は、第１の基準電圧を生成するバンドギャップリファレンス回路１０１と、第１の差動信号を入力とし、前記第１の基準電圧に基づいた中間電圧を有する第２の差動信号を生成する差動出力回路１０２と、前記第２の差動信号の振幅を決めるように前記出力回路に流れる電流を制御する定電流回路１０３とを有している。この定電流回路１０３は、電源（ＶＤＤ、ＧＮＤ）間に直列接続された定電流制御トランジスタ（ＮＭＯＳ）Ｔ１０６及び電流検出用抵抗（ポリシリコン抵抗）Ｒ１０６と、バンドギャップリファレンス回路１０１の出力電圧及び電流検出用抵抗Ｒ１０６の印加電圧を比較処理して定電流制御トランジスタＴ１０６のコンダクタンスを制御することにより前記電源間に定電流を生じさせる演算増幅器１０４とを有する。
【０００３】
バンドギャップリファレンス回路１０１は、非反転入力端子（＋）１１１及び反転入力端子（−）１１２を有し、これらの端子に印加される電圧に基づいて出力端子から前記第１の基準電圧を出力する演算増幅器１０５と、出力端子と前記非反転入力端子との間に接続された第１の抵抗Ｒ１０３と、出力端子と反転入力端子１１２との間に接続された第２の抵抗Ｒ１０４と、一端が非反転入力端子１１１に接続され、他端が接地端ＧＮＤに接続された第１の回路素子Ｄ１０１と、一端が反転入力端子１１２に接続された第３の抵抗Ｒ１０５と、第３の抵抗Ｒ１０５の他端と接地端ＧＮＤとの間に接続された第２の回路素子Ｄ１０２とを有している。回路素子Ｄ１０１、Ｄ１０２はダイオードである。
【０００４】
差動出力回路１０２は、ＰＭＯＳトランジスタＴ１０１、Ｔ１０２及びＮＭＯＳトランジスタＴ１０３、Ｔ104と、差動増幅器１０６と、内部抵抗Ｒ１０１及びＲ１０２とを有している。ＰＭＯＳトランジスタＴ１０１及びＮＭＯＳトランジスタＴ１０３は互いに縦続接続されてインバータを構成し、その共通ゲートに入力端子１０７から入力信号として差動信号が入力される。
同じように、ＰＭＯＳトランジスタＴ１０２及びＮＭＯＳトランジスタＴ１０４は互いに縦続接続されてインバータを構成し、その共通ゲートに入力端子１０７からインバータ１０８を介して入力信号として先の差動信号とは逆位相の差動信号が入力される。ＰＭＯＳトランジスタＴ１０１及びＮＭＯＳトランジスタＴ１０３からなるインバータの出力が差動出力端（差動出力（−））１０９から出力され、ＰＭＯＳトランジスタＴ２及びＮＭＯＳトランジスタＴ１０４からなるインバータの出力が差動出力端（差動出力（＋））１１０から出力される。２つのインバータの出力間には内部抵抗Ｒ１０１とＲ１０２が縦続接続されている。これら内部抵抗Ｒ１０１,Ｒ１０２及び４つのトランジスタＴ１０１〜Ｔ１０４は差動バッファを形成している。差動バッファの一方の電流供給ノードと接地電圧との間に定電流回路１０３を構成する電流供給トランジスタＴ１０５が接続されている。
【０００５】
差動出力回路１０２において、バンドギャップリファレンス回路から生成された第１の基準電圧及び第１の差動信号を差動増幅器１０６に入力して中間電圧を有する第２の差動信号を生成する。差動出力回路１０２は、出力信号の中間電圧(コモン電圧)と出力振幅の規格を満たすために、差動増幅器１０６により出力信号の中間電圧(コモン電圧)を決定し、定電流回路１０３により振幅を決定する。
第１の基準電圧を生成するバンドギャップリファレンス回路１０１は、非反転入力端子１１１及び反転入力端子１１２を有し、これらの端子に印加される電圧に基づいて出力端子から前記第１の基準電圧を出力する演算増幅器１０５と、出力端子と非反転入力端子１１１との間に接続された第１の抵抗Ｒ１０３と、出力端子と反転入力端子１１２との間に接続された第２の抵抗Ｒ１０４と、一端が非反転入力端子に接続され、他端が接地端ＧＮＤに接続された第１の回路素子Ｄ１０１と、一端が反転入力に接続された第３の抵抗Ｒ１０５と、第３の抵抗Ｒ１０５の他端と接地端ＧＮＤとの間に接続された第２の回路素子Ｄ１０２とを有している。
【０００６】
定電流回路１０３は、電源間（ＶＤＤ、ＧＮＤ）に直列接続された定電流制御トランジスタ（ＮＭＯＳ）Ｔ１０６及び電流検出用抵抗（ポリシリコン抵抗）Ｒ１０６と、演算増幅器１０４とを有している。演算増幅器１０４は、演算増幅器１０５の出力電圧及び電流検出用抵抗Ｒ１０６の印加電圧を比較処理して定電流制御トランジスタＴ１０６のコンダクタンスを制御することにより電源間に定電流を生じさせる。ＮＭＯＳトランジスタＴ１０５は、差動出力回路１０２に対する電流供給用に用いられる。
【０００７】
特許文献１には、演算増幅器を用いたバンドギャップ基準電圧発生回路が開示されている。特許文献２には、温度変化による不安定な電流特性を改善した定電流回路が開示されている。また、特許文献３には、ＬＶＤＳ信号伝送時のコモンモード電圧の変動を抑え、位相補償キャパシタの容量値を小さくする差動信号伝送回路が開示されている。本回路は、入力する差動信号に応じて一対の伝送路に流れる電流の向きを切り替える差動バッファと、差動バッファの一方の電流供給ノードに接続されている第１の電流源回路と、差動バッファの他方の電流供給ノードに接続されている第２の電流源回路と、差動バッファに流れる電流に対応する電流を流す差動バッファとは別の電流経路とを有する。第２の電流源回路が、一対の伝送路に現出する電圧の基準となるコモンモード電圧を所定の参照電圧に調整する差動増幅器を備え、（トランジスタＭ８,Ｍ９が形成する）電流経路に、差動増幅器の位相補償キャパシタが設けられている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平３−２４２７１５号公報
【０００９】
【特許文献２】特開昭５７−１４６３２５号公報
【００１０】
【特許文献３】特開２００６−３４０２６６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
従来のＬＶＤＳ出力回路は、前述のように、出力信号の中間電圧(コモン電圧)と出力振幅の規格を満たす為に、バンドギャップリファレンス回路のように1個の基準電圧源から、演算増幅器により出力信号の中間電圧(コモン電圧)を決定し、定電流回路により振幅を決定する。この回路の場合、出力信号の中間電圧は温度特性がフラットになるが、出力振幅については定電流回路の電流作成用抵抗（ポリシリコン抵抗）の抵抗値が温度によって変化する温度特性を有するのでこの中間電圧の温度特性がフラットにならない問題が生じていた。
従来、両方の温度特性をフラットにするには、温度特性の違う複数の基準電圧源を用意する、温度変化が０の温度特性である抵抗を使用する等の対処方法があるが、複数の基準電圧源を用いると、ＩＣチップの面積の増大を招き、温度特性がフラットな抵抗材料を使用するには専用の特殊プロセスが必要となる問題が存在する。
本発明は、このような事情によりなされたものであり、1個の基準電圧源を用いて、中間電圧(コモン電圧)及び出力振幅について温度特性がフラットになり、搭載されるＩＣチップの面積増大を防ぐことが出来るＬＶＤＳ出力回路を提供する。
【課題を解決するための手段】
【００１２】
本発明のＬＶＤＳ出力回路は、 第１の基準電圧を生成するバンドギャップリファレンス回路と、第１の差動信号を入力とし、前記第１の基準電圧に基づいた中間電圧を有する第２の差動信号を生成する差動出力回路と、前記第２の差動信号の振幅を決めるように前記差動出力回路に流れる電流を制御する定電流回路とを具備し、前記定電流回路は、第１及び第２の電源間に直列接続された定電流制御トランジスタ及び電流検出用抵抗と、前記バンドギャップリファレンス回路内における電圧値が温度特性を持つ節点から引き出される電圧および前記電流検出用抵抗の印加電圧を比較処理して前記定電流制御トランジスタのコンダクタンスを制御することにより前記電源間に定電流を生じさせる演算増幅器とを有しており、前記電流検出用抵抗の印加電圧の温度特性が前記節点における電圧値の前記温度特性と同じであることを特徴としている。
【００１３】
前記バンドギャップリファレンス回路は、非反転入力端子及び反転入力端子を有し、これらの端子に印加される電圧に基づいて出力端子から前記第１の基準電圧を出力する演算増幅器と、前記出力端子と前記非反転入力端子との間に接続された第１の抵抗と、前記出力端子と前記反転入力端子との間に接続された第２の抵抗と、一端が前記非反転入力端子に接続され、他端が接地端に接続された第１の回路素子と、一端が前記反転入力端子に接続され第３の抵抗と、前記第３の抵抗の他端と前記接地端との間に接続された第２の回路素子とを有し前記節点は前記第１の抵抗もしくは前記第２の抵抗の中間部分にあるようにしても良い。
【発明の効果】
【００１４】
1個の基準電圧源(バンドギャップリファレンス回路)で中間電圧(コモン電圧)及び出力振幅について、温度特性がフラットになり、ＬＶＤＳ出力回路が搭載されるＩＣチップの面積増大を防ぐことが出来る。
【図面の簡単な説明】
【００１５】
【図１】実施例１に係るＬＶＤＳ出力回路の回路図。
【図２】実施例２に係るＬＶＤＳ出力回路の回路図。
【図３】実施例１及び実施例２のＬＶＤＳ出力回路に用いられるバンドギャップリファレンス回路の回路図。
【図４】従来のＬＶＤＳ出力回路の回路図。
【発明を実施するための形態】
【００１６】
以下、実施例を参照して発明の実施の形態を説明する。
【実施例１】
【００１７】
図１を参照して実施例１を説明する。
ＬＶＤＳ出力回路は、第１の基準電圧を生成するバンドギャップリファレンス回路１と、第１の差動信号を入力とし、前記第１の基準電圧に基づいた中間電圧を有する第２の差動信号を生成する差動出力回路２と、前記第２の差動信号の振幅を決めるように前記差動出力回路に流れる電流を制御する定電流回路３とを有している。
【００１８】
バンドギャップリファレンス回路１は、非反転入力端子（＋）１１及び反転入力端子（−）１２を有し、これらの端子に印加される電圧に基づいて出力端子から第１の基準電圧を出力する演算増幅器５と、出力端子と非反転入力端子１１との間に接続された第１の抵抗Ｒ３と、出力端子と反転端子１２との間に接続された第２の抵抗と、一端が非反転入力端子１１に接続され、他端が接地端ＧＮＤに接続された第１の回路素子Ｄ１と、一端が反転入力端子１２に接続された第３の抵抗Ｒ５と、第３の抵抗Ｒ５の他端と接地端ＧＮＤとの間に接続された第２の回路素子Ｄ２とを有している。回路素子Ｄ１，Ｄ２は、ダイオードである。第２の抵抗は、節点１４を介して直列に接続された抵抗Ｒ４１及び抵抗Ｒ４２から構成されている。抵抗Ｒ４１、Ｒ４２間における位置は、バンドギャップリファレンス回路１において電圧値が所定の温度特性になるように抵抗値を調整して決める。
【００１９】
定電流回路３は、電源（ＶＤＤ、ＧＮＤ）間に直列接続された定電流制御トランジスタ（ＮＭＯＳ）Ｔ６及び電流検出用抵抗（ポリシリコン抵抗）Ｒ６と、バンドギャップリファレンス回路１において電圧値が所定の温度特性を持つ節点から引き出される電圧及び電流検出用抵抗Ｒ６の印加電圧を比較処理して定電流制御トランジスタＴ６のコンダクタンスを制御することにより前記電源間に定電流を生じさせる演算増幅器４とを有する。演算増幅器４の入力端子（＋）は、第２の抵抗Ｒ４１、Ｒ４２の間に配置された節点１４に接続されている。そして、電流検出用抵抗Ｒ６の印加電圧の温度特性が節点１４における電圧値の温度特性と同じ特性になるようにする。
【００２０】
ＬＶＤＳ出力回路では入力電圧の変動や負荷変動に対して負荷電流を一定の範囲内に保持する定電流回路３が必要である。このような定電流回路は、電源間に直列接続された定電流制御トランジスタＴ６及び電流検出用抵抗Ｒ６を設け、トランジスタＴ６のゲートを制御して負荷電圧を一定にすることにより定電流を発生する。トランジスタＴ６を制御して負荷を一定にするには、基準電圧と負荷電圧を演算増幅器４に供給して両電圧の差が常に零になるように制御する。このようにして、安定化された出力電圧及び予め設定された負荷の値によって定電流である負荷電流を得る。ここで用いられるポリシリコン抵抗は負の温度特性を有している。
【００２１】
次に、ＬＶＤＳ出力回路を構成する差動出力回路２を説明する。 差動出力回路２は、ＰＭＯＳトランジスタＴ１、Ｔ２及びＮＭＯＳトランジスタＴ３、Ｔ4と、差動増幅器６と、内部抵抗Ｒ１及びＲ２とを有している。ＰＭＯＳトランジスタＴ１及びＮＭＯＳトランジスタＴ３は互いに縦続接続されてインバータを構成し、その共通ゲートに入力端７から入力信号として差動信号が入力される。
同じように、ＰＭＯＳトランジスタＴ２及びＮＭＯＳトランジスタＴ４は互いに縦続接続されてインバータを構成し、その共通ゲートに入力端７からインバータ８を介して入力信号として先の差動信号とは逆位相の差動信号が入力される。
【００２２】
ＰＭＯＳトランジスタＴ１及びＮＭＯＳトランジスタＴ３からなるインバータの出力が差動出力端（差動出力（−））９が出力され、ＰＭＯＳトランジスタＴ２及びＮＭＯＳトランジスタＴ４からなるインバータの出力が差動出力端（差動出力（＋））１０から出力される。これら内部抵抗Ｒ１、Ｒ２及び４つのトランジスタＴ１〜Ｔ４は差動バッファを形成している。差動バッファの一方の電流供給ノードと接地電圧との間に定電流回路３を構成する電流供給トランジスタＴ５が接続されている。
差動出力回路２において、バンドギャップリファレンス回路１から生成された第１の基準電圧と第１の差動信号とを差動増幅器６に入力して中間電圧を有する第２の差動信号を生成する。差動出力回路２は、出力信号の中間電圧(コモン電圧)と出力振幅の規格を満たすために、差動増幅器６により出力信号の中間電圧(コモン電圧(抵抗Ｒ１、Ｒ２間の電圧))を決定し、定電流回路３により振幅を決定する。
【００２３】
第１の基準電圧を生成するバンドギャップリファレンス回路１は、非反転入力端子１１及び反転入力端子１２を有し、これらの端子に印加される電圧に基づいて出力端子から前記第１の基準電圧を出力する演算増幅器５と、出力端子と非反転入力端子１１との間に接続された第１の抵抗Ｒ３と、出力端子と反転入力端子１２との間に接続された第２の抵抗Ｒ４と、一端が非反転入力端子１１に接続され、他端が接地端ＧＮＤに接続された第１の回路素子Ｄ１と、一端が反転入力端子１２に接続された第３の抵抗Ｒ５と、第３の抵抗Ｒ５の他端と接地端ＧＮＤとの間に接続された第２の回路素子Ｄ２とを有している。
【００２４】
定電流回路３は、電源間（ＶＤＤ、ＧＮＤ）に直列接続された定電流制御トランジスタ（ＮＭＯＳ）Ｔ６及び電流検出用抵抗（ポリシリコン抵抗）Ｒ６と、演算増幅器４とを有している。演算増幅器４は、第２の抵抗Ｒ４１、Ｒ４２の間に配置された節点１４に接続された入力端子（＋）に入力され、バンドギャップリファレンス回路１内における電圧値が所定の温度特性を持つ電圧及び電流検出用抵抗Ｒ６の印加電圧を比較処理して定電流制御トランジスタＴ６のコンダクタンスを制御することにより電源間に定電流を生じさせる。ＮＭＯＳトランジスタＴ５は、差動出力回路２に対する電流供給用に用いられる。また、定電流回路３に生じた定電流は、ダイオード結合したＰＭＯＳトランジスタＴ７及びＰＭＯＳトランジスタＴ８から構成されたカレントミラー回路、及びダイオード結合したＮＭＯＳトランジスタＴ９及びＮＭＯＳトランジスタＴ５から構成されたカレントミラー回路を介して電流供給用トランジスタＴ５から差動出力回路２に供給される。
ＮＭＯＳトランジスタＴ５は、差動出力回路２の電流供給ノードと接地電位(ＧＮＤ)との間に接続され、ゲートはＮＭＯＳトランジスタＴ９のゲートに接続されている。ＮＭＯＳトランジスタＴ９は、ＰＭＯＳトランジスタＴ８と接地電位（ＧＮＤ）との間に接続され、ＰＭＯＳトランジスタＴ８は、電源（ＶＤＤ）とＮＭＯＳトランジスタＴ９との間に接続され、ＮＭＯＳトランジスタＴ７は、電源（ＶＤＤ）と定電流制御トランジスタＴ６との間に接続されている。
【００２５】
この実施例では、中間電圧(コモン電圧)作成用の基準電圧にはバンドギャップリファレンス回路１の演算増幅器５の出力部から引き出し、振幅を決める定電流回路の基準電圧にはバンドギャップ電圧を作る際に使用する抵抗Ｒ４１、Ｒ４２の中間タップ（節点１４）から引き出す。そして、引き出し部分は電流検出用抵抗(例えばポリシリコン抵抗)の温度特性に合わせたものとする。
電流検出用抵抗の温度特性と中間タップの位置での温度特性を合わせることにより、定電流回路全体としての温度変化を無くすようにする。
【００２６】
バンドギャップリファレンス回路１の演算増幅器５の出力電圧(第１の基準電圧)は、例えば、１．２５Ｖであり、温度特性は、フラットである。この実施例では、演算増幅器４の入力端子（−）には電流検出用抵抗Ｒ６の印加電圧を入力し、入力端子（＋）には抵抗Ｒ４１、Ｒ４２の節点１４から引き出された電圧を入力する。演算増幅器５の出力電圧は、温度特性がフラットであるが、
中間タップ（節点１４）から引き出され演算増幅器４の入力端子（＋）に入力する電圧は、温度変化があり、温度特性を有している。また、演算増幅器４の入力端子（−）に入力する電圧も電流検出用抵抗Ｒ６の印加電圧であるからやはり温度特性を有している。電流検出用抵抗Ｒ６は、この実施例では、ポリシリコンを材料を用いている。ポリシリコン抵抗は、−１０００ｐｐｍ／℃の温度変化率の温度特性を有している。
【００２７】
一方、演算増幅器４の入力端子（＋）に入力する電圧の温度変化率は−３０００ｐｐｍ／℃〜０ｐｐｍ／℃である。このバンドギャップリファレンス回路１を構成する抵抗は、電流検出用抵抗Ｒ６と同じポリシリコンを材料として用いることができる。いずれの抵抗もポリシリコンを用いることによって製造工程を容易にすることができる。バンドギャップリファレンス回路１において、第２の抵抗Ｒ４１，４２間の節点１４の位置を適宜定めることにより、演算増幅器４の入力端子（＋）に入力する電圧の温度変化率を演算増幅器４の入力端子（−）に入力する電圧の温度変化率に一致させることができる。この実施例では、第２の抵抗を分割抵抗４１、４２で構成し、この分割抵抗の分割比を適宜定めることにより、入力端子（−）、（＋）に入力する電圧の温度変化率を一致させることができる。
このバンドギャップリファレンス回路を構成する抵抗を分割抵抗で構成し、温度特性を変えることは第２の抵抗に限らず、第１、第３の抵抗を利用することも可能である。
【００２８】
このようにして、１つのバンドギャップリファレンス回路を用いて、温度変化無しにＬＶＤＳ出力回路を駆動することができる。従来は、複数のバンドギャップリファレンス回路を用いていたのでＩＣチップ面積が大きくなるのに対して、この実施例では、ＬＶＤＳ出力回路が形成されたＩＣチップの面積増大を防ぐことが出来る。
【実施例２】
【００２９】
次に、図２を参照して実施例２を説明する。
実施例１では第２の抵抗の中間部分に節点を設けたが、この実施例では、第１の抵抗の中間部分に節点を設けたことに特徴がある。図２において、ＬＶＤＳ出力回路を構成する差動出力回路２及び定電流回路３はそれぞれ内部構造が実施例に示す差動出力回路及び定電流回路と同じ構成である。したがって、これらの回路の説明は略し、バンドギャップリファレンス回路１について説明する。
【００３０】
バンドギャップリファレンス回路１は、非反転入力端子（＋）１１及び反転入力端子（−）１２を有し、これらの端子に印加される電圧に基づいて出力端子から第１の基準電圧を出力する演算増幅器５と、出力端子と非反転端子１１との間に接続された第１の抵抗と、出力端子と反転端子１２との間に接続された第２の抵抗Ｒ４と、一端が非反転入力端子１１に接続され、他端が接地端ＧＮＤに接続された第１の回路素子Ｄ１と、一端が反転入力端子１２に接続された第３の抵抗Ｒ５と、第３の抵抗Ｒ５の他端と接地端ＧＮＤとの間に接続された第２の回路素子Ｄ２とを有している。回路素子Ｄ１、Ｄ２は、ダイオードである。第１の抵抗は、節点２４を介して直列に接続された抵抗Ｒ３１及び抵抗Ｒ３２から構成されている。第１の抵抗Ｒ３１、Ｒ３２間における位置は、バンドギャップリファレンス回路１において電圧値が所定の温度特性になるように抵抗値を調整して決める。
【００３１】
定電流回路３の演算増幅器４は、バンドギャップリファレンス回路１の第１の抵抗Ｒ３１、Ｒ３２の間に配置された節点２４に接続された入力端子（＋）に入力され、バンドギャップリファレンス回路１内における電圧値が所定の温度特性を持つ電圧と電流検出用抵抗Ｒ６の印加電圧とを比較処理して定電流制御トランジスタＴ６のコンダクタンスを制御することにより電源間に定電流を生じさせる。
この実施例では、中間電圧(コモン電圧)作成用の基準電圧は、バンドギャップリファレンス回路１の演算増幅器５の出力部から引き出し、振幅を決める定電流回路３の基準電圧は、バンドギャップ電圧を作る際に使用する抵抗Ｒ４１、Ｒ４２の中間タップから引き出す。
【００３２】
この実施例では、実施例１と同じように、電流検出用抵抗の温度特性と中間タップの位置での温度特性を合わせることにより、定電流回路全体としての温度変化を無くすようにして、ひとつのバンドギャップリファレンス回路を用い、それによって、温度変化無しにＬＶＤＳ出力回路を駆動することができる。従来は、複数のバンドギャップリファレンス回路を用いていたので、この実施例ではＬＶＤＳ出力回路が形成されたＩＣチップの面積増大を防ぐことが出来る。
なお、実施例１及び実施例２において用いた基準電圧発生回路は、他の回路を用いることができる。例えば、図３に記載されたバイポーラトランジスタを用いたワイドラー型バンドギャップ基準電圧発生回路を使用することも可能である。
【符号の説明】
【００３３】
１・・・バンドギャップリファレンス回路
２・・・差動出力回路
３・・・定電流回路
４，５，６・・・演算増幅器
７・・・入力端子
８・・・インバータ
９・・・差動出力（−）
１０・・・差動出力（＋）
１１・・・非反転入力端子
１２・・・反転入力端子
１４，２４・・・節点
【技術分野】
【０００１】
本発明は、一つのバンドギャップリファレンス回路(バンドギャップ基準電圧発生回路)を用いて温度変化なしに低電圧差動信号伝送（ＬＶＤＳ）を駆動する出力回路に関するものである。
【背景技術】
【０００２】
従来のＬＶＤＳ出力回路の1例を図４に示す。ここに開示されたＬＶＤＳ出力回路は、第１の基準電圧を生成するバンドギャップリファレンス回路１０１と、第１の差動信号を入力とし、前記第１の基準電圧に基づいた中間電圧を有する第２の差動信号を生成する差動出力回路１０２と、前記第２の差動信号の振幅を決めるように前記出力回路に流れる電流を制御する定電流回路１０３とを有している。この定電流回路１０３は、電源（ＶＤＤ、ＧＮＤ）間に直列接続された定電流制御トランジスタ（ＮＭＯＳ）Ｔ１０６及び電流検出用抵抗（ポリシリコン抵抗）Ｒ１０６と、バンドギャップリファレンス回路１０１の出力電圧及び電流検出用抵抗Ｒ１０６の印加電圧を比較処理して定電流制御トランジスタＴ１０６のコンダクタンスを制御することにより前記電源間に定電流を生じさせる演算増幅器１０４とを有する。
【０００３】
バンドギャップリファレンス回路１０１は、非反転入力端子（＋）１１１及び反転入力端子（−）１１２を有し、これらの端子に印加される電圧に基づいて出力端子から前記第１の基準電圧を出力する演算増幅器１０５と、出力端子と前記非反転入力端子との間に接続された第１の抵抗Ｒ１０３と、出力端子と反転入力端子１１２との間に接続された第２の抵抗Ｒ１０４と、一端が非反転入力端子１１１に接続され、他端が接地端ＧＮＤに接続された第１の回路素子Ｄ１０１と、一端が反転入力端子１１２に接続された第３の抵抗Ｒ１０５と、第３の抵抗Ｒ１０５の他端と接地端ＧＮＤとの間に接続された第２の回路素子Ｄ１０２とを有している。回路素子Ｄ１０１、Ｄ１０２はダイオードである。
【０００４】
差動出力回路１０２は、ＰＭＯＳトランジスタＴ１０１、Ｔ１０２及びＮＭＯＳトランジスタＴ１０３、Ｔ104と、差動増幅器１０６と、内部抵抗Ｒ１０１及びＲ１０２とを有している。ＰＭＯＳトランジスタＴ１０１及びＮＭＯＳトランジスタＴ１０３は互いに縦続接続されてインバータを構成し、その共通ゲートに入力端子１０７から入力信号として差動信号が入力される。
同じように、ＰＭＯＳトランジスタＴ１０２及びＮＭＯＳトランジスタＴ１０４は互いに縦続接続されてインバータを構成し、その共通ゲートに入力端子１０７からインバータ１０８を介して入力信号として先の差動信号とは逆位相の差動信号が入力される。ＰＭＯＳトランジスタＴ１０１及びＮＭＯＳトランジスタＴ１０３からなるインバータの出力が差動出力端（差動出力（−））１０９から出力され、ＰＭＯＳトランジスタＴ２及びＮＭＯＳトランジスタＴ１０４からなるインバータの出力が差動出力端（差動出力（＋））１１０から出力される。２つのインバータの出力間には内部抵抗Ｒ１０１とＲ１０２が縦続接続されている。これら内部抵抗Ｒ１０１,Ｒ１０２及び４つのトランジスタＴ１０１〜Ｔ１０４は差動バッファを形成している。差動バッファの一方の電流供給ノードと接地電圧との間に定電流回路１０３を構成する電流供給トランジスタＴ１０５が接続されている。
【０００５】
差動出力回路１０２において、バンドギャップリファレンス回路から生成された第１の基準電圧及び第１の差動信号を差動増幅器１０６に入力して中間電圧を有する第２の差動信号を生成する。差動出力回路１０２は、出力信号の中間電圧(コモン電圧)と出力振幅の規格を満たすために、差動増幅器１０６により出力信号の中間電圧(コモン電圧)を決定し、定電流回路１０３により振幅を決定する。
第１の基準電圧を生成するバンドギャップリファレンス回路１０１は、非反転入力端子１１１及び反転入力端子１１２を有し、これらの端子に印加される電圧に基づいて出力端子から前記第１の基準電圧を出力する演算増幅器１０５と、出力端子と非反転入力端子１１１との間に接続された第１の抵抗Ｒ１０３と、出力端子と反転入力端子１１２との間に接続された第２の抵抗Ｒ１０４と、一端が非反転入力端子に接続され、他端が接地端ＧＮＤに接続された第１の回路素子Ｄ１０１と、一端が反転入力に接続された第３の抵抗Ｒ１０５と、第３の抵抗Ｒ１０５の他端と接地端ＧＮＤとの間に接続された第２の回路素子Ｄ１０２とを有している。
【０００６】
定電流回路１０３は、電源間（ＶＤＤ、ＧＮＤ）に直列接続された定電流制御トランジスタ（ＮＭＯＳ）Ｔ１０６及び電流検出用抵抗（ポリシリコン抵抗）Ｒ１０６と、演算増幅器１０４とを有している。演算増幅器１０４は、演算増幅器１０５の出力電圧及び電流検出用抵抗Ｒ１０６の印加電圧を比較処理して定電流制御トランジスタＴ１０６のコンダクタンスを制御することにより電源間に定電流を生じさせる。ＮＭＯＳトランジスタＴ１０５は、差動出力回路１０２に対する電流供給用に用いられる。
【０００７】
特許文献１には、演算増幅器を用いたバンドギャップ基準電圧発生回路が開示されている。特許文献２には、温度変化による不安定な電流特性を改善した定電流回路が開示されている。また、特許文献３には、ＬＶＤＳ信号伝送時のコモンモード電圧の変動を抑え、位相補償キャパシタの容量値を小さくする差動信号伝送回路が開示されている。本回路は、入力する差動信号に応じて一対の伝送路に流れる電流の向きを切り替える差動バッファと、差動バッファの一方の電流供給ノードに接続されている第１の電流源回路と、差動バッファの他方の電流供給ノードに接続されている第２の電流源回路と、差動バッファに流れる電流に対応する電流を流す差動バッファとは別の電流経路とを有する。第２の電流源回路が、一対の伝送路に現出する電圧の基準となるコモンモード電圧を所定の参照電圧に調整する差動増幅器を備え、（トランジスタＭ８,Ｍ９が形成する）電流経路に、差動増幅器の位相補償キャパシタが設けられている。
【先行技術文献】
【特許文献】
【０００８】
【特許文献１】特開平３−２４２７１５号公報
【０００９】
【特許文献２】特開昭５７−１４６３２５号公報
【００１０】
【特許文献３】特開２００６−３４０２６６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
従来のＬＶＤＳ出力回路は、前述のように、出力信号の中間電圧(コモン電圧)と出力振幅の規格を満たす為に、バンドギャップリファレンス回路のように1個の基準電圧源から、演算増幅器により出力信号の中間電圧(コモン電圧)を決定し、定電流回路により振幅を決定する。この回路の場合、出力信号の中間電圧は温度特性がフラットになるが、出力振幅については定電流回路の電流作成用抵抗（ポリシリコン抵抗）の抵抗値が温度によって変化する温度特性を有するのでこの中間電圧の温度特性がフラットにならない問題が生じていた。
従来、両方の温度特性をフラットにするには、温度特性の違う複数の基準電圧源を用意する、温度変化が０の温度特性である抵抗を使用する等の対処方法があるが、複数の基準電圧源を用いると、ＩＣチップの面積の増大を招き、温度特性がフラットな抵抗材料を使用するには専用の特殊プロセスが必要となる問題が存在する。
本発明は、このような事情によりなされたものであり、1個の基準電圧源を用いて、中間電圧(コモン電圧)及び出力振幅について温度特性がフラットになり、搭載されるＩＣチップの面積増大を防ぐことが出来るＬＶＤＳ出力回路を提供する。
【課題を解決するための手段】
【００１２】
本発明のＬＶＤＳ出力回路は、 第１の基準電圧を生成するバンドギャップリファレンス回路と、第１の差動信号を入力とし、前記第１の基準電圧に基づいた中間電圧を有する第２の差動信号を生成する差動出力回路と、前記第２の差動信号の振幅を決めるように前記差動出力回路に流れる電流を制御する定電流回路とを具備し、前記定電流回路は、第１及び第２の電源間に直列接続された定電流制御トランジスタ及び電流検出用抵抗と、前記バンドギャップリファレンス回路内における電圧値が温度特性を持つ節点から引き出される電圧および前記電流検出用抵抗の印加電圧を比較処理して前記定電流制御トランジスタのコンダクタンスを制御することにより前記電源間に定電流を生じさせる演算増幅器とを有しており、前記電流検出用抵抗の印加電圧の温度特性が前記節点における電圧値の前記温度特性と同じであることを特徴としている。
【００１３】
前記バンドギャップリファレンス回路は、非反転入力端子及び反転入力端子を有し、これらの端子に印加される電圧に基づいて出力端子から前記第１の基準電圧を出力する演算増幅器と、前記出力端子と前記非反転入力端子との間に接続された第１の抵抗と、前記出力端子と前記反転入力端子との間に接続された第２の抵抗と、一端が前記非反転入力端子に接続され、他端が接地端に接続された第１の回路素子と、一端が前記反転入力端子に接続され第３の抵抗と、前記第３の抵抗の他端と前記接地端との間に接続された第２の回路素子とを有し前記節点は前記第１の抵抗もしくは前記第２の抵抗の中間部分にあるようにしても良い。
【発明の効果】
【００１４】
1個の基準電圧源(バンドギャップリファレンス回路)で中間電圧(コモン電圧)及び出力振幅について、温度特性がフラットになり、ＬＶＤＳ出力回路が搭載されるＩＣチップの面積増大を防ぐことが出来る。
【図面の簡単な説明】
【００１５】
【図１】実施例１に係るＬＶＤＳ出力回路の回路図。
【図２】実施例２に係るＬＶＤＳ出力回路の回路図。
【図３】実施例１及び実施例２のＬＶＤＳ出力回路に用いられるバンドギャップリファレンス回路の回路図。
【図４】従来のＬＶＤＳ出力回路の回路図。
【発明を実施するための形態】
【００１６】
以下、実施例を参照して発明の実施の形態を説明する。
【実施例１】
【００１７】
図１を参照して実施例１を説明する。
ＬＶＤＳ出力回路は、第１の基準電圧を生成するバンドギャップリファレンス回路１と、第１の差動信号を入力とし、前記第１の基準電圧に基づいた中間電圧を有する第２の差動信号を生成する差動出力回路２と、前記第２の差動信号の振幅を決めるように前記差動出力回路に流れる電流を制御する定電流回路３とを有している。
【００１８】
バンドギャップリファレンス回路１は、非反転入力端子（＋）１１及び反転入力端子（−）１２を有し、これらの端子に印加される電圧に基づいて出力端子から第１の基準電圧を出力する演算増幅器５と、出力端子と非反転入力端子１１との間に接続された第１の抵抗Ｒ３と、出力端子と反転端子１２との間に接続された第２の抵抗と、一端が非反転入力端子１１に接続され、他端が接地端ＧＮＤに接続された第１の回路素子Ｄ１と、一端が反転入力端子１２に接続された第３の抵抗Ｒ５と、第３の抵抗Ｒ５の他端と接地端ＧＮＤとの間に接続された第２の回路素子Ｄ２とを有している。回路素子Ｄ１，Ｄ２は、ダイオードである。第２の抵抗は、節点１４を介して直列に接続された抵抗Ｒ４１及び抵抗Ｒ４２から構成されている。抵抗Ｒ４１、Ｒ４２間における位置は、バンドギャップリファレンス回路１において電圧値が所定の温度特性になるように抵抗値を調整して決める。
【００１９】
定電流回路３は、電源（ＶＤＤ、ＧＮＤ）間に直列接続された定電流制御トランジスタ（ＮＭＯＳ）Ｔ６及び電流検出用抵抗（ポリシリコン抵抗）Ｒ６と、バンドギャップリファレンス回路１において電圧値が所定の温度特性を持つ節点から引き出される電圧及び電流検出用抵抗Ｒ６の印加電圧を比較処理して定電流制御トランジスタＴ６のコンダクタンスを制御することにより前記電源間に定電流を生じさせる演算増幅器４とを有する。演算増幅器４の入力端子（＋）は、第２の抵抗Ｒ４１、Ｒ４２の間に配置された節点１４に接続されている。そして、電流検出用抵抗Ｒ６の印加電圧の温度特性が節点１４における電圧値の温度特性と同じ特性になるようにする。
【００２０】
ＬＶＤＳ出力回路では入力電圧の変動や負荷変動に対して負荷電流を一定の範囲内に保持する定電流回路３が必要である。このような定電流回路は、電源間に直列接続された定電流制御トランジスタＴ６及び電流検出用抵抗Ｒ６を設け、トランジスタＴ６のゲートを制御して負荷電圧を一定にすることにより定電流を発生する。トランジスタＴ６を制御して負荷を一定にするには、基準電圧と負荷電圧を演算増幅器４に供給して両電圧の差が常に零になるように制御する。このようにして、安定化された出力電圧及び予め設定された負荷の値によって定電流である負荷電流を得る。ここで用いられるポリシリコン抵抗は負の温度特性を有している。
【００２１】
次に、ＬＶＤＳ出力回路を構成する差動出力回路２を説明する。 差動出力回路２は、ＰＭＯＳトランジスタＴ１、Ｔ２及びＮＭＯＳトランジスタＴ３、Ｔ4と、差動増幅器６と、内部抵抗Ｒ１及びＲ２とを有している。ＰＭＯＳトランジスタＴ１及びＮＭＯＳトランジスタＴ３は互いに縦続接続されてインバータを構成し、その共通ゲートに入力端７から入力信号として差動信号が入力される。
同じように、ＰＭＯＳトランジスタＴ２及びＮＭＯＳトランジスタＴ４は互いに縦続接続されてインバータを構成し、その共通ゲートに入力端７からインバータ８を介して入力信号として先の差動信号とは逆位相の差動信号が入力される。
【００２２】
ＰＭＯＳトランジスタＴ１及びＮＭＯＳトランジスタＴ３からなるインバータの出力が差動出力端（差動出力（−））９が出力され、ＰＭＯＳトランジスタＴ２及びＮＭＯＳトランジスタＴ４からなるインバータの出力が差動出力端（差動出力（＋））１０から出力される。これら内部抵抗Ｒ１、Ｒ２及び４つのトランジスタＴ１〜Ｔ４は差動バッファを形成している。差動バッファの一方の電流供給ノードと接地電圧との間に定電流回路３を構成する電流供給トランジスタＴ５が接続されている。
差動出力回路２において、バンドギャップリファレンス回路１から生成された第１の基準電圧と第１の差動信号とを差動増幅器６に入力して中間電圧を有する第２の差動信号を生成する。差動出力回路２は、出力信号の中間電圧(コモン電圧)と出力振幅の規格を満たすために、差動増幅器６により出力信号の中間電圧(コモン電圧(抵抗Ｒ１、Ｒ２間の電圧))を決定し、定電流回路３により振幅を決定する。
【００２３】
第１の基準電圧を生成するバンドギャップリファレンス回路１は、非反転入力端子１１及び反転入力端子１２を有し、これらの端子に印加される電圧に基づいて出力端子から前記第１の基準電圧を出力する演算増幅器５と、出力端子と非反転入力端子１１との間に接続された第１の抵抗Ｒ３と、出力端子と反転入力端子１２との間に接続された第２の抵抗Ｒ４と、一端が非反転入力端子１１に接続され、他端が接地端ＧＮＤに接続された第１の回路素子Ｄ１と、一端が反転入力端子１２に接続された第３の抵抗Ｒ５と、第３の抵抗Ｒ５の他端と接地端ＧＮＤとの間に接続された第２の回路素子Ｄ２とを有している。
【００２４】
定電流回路３は、電源間（ＶＤＤ、ＧＮＤ）に直列接続された定電流制御トランジスタ（ＮＭＯＳ）Ｔ６及び電流検出用抵抗（ポリシリコン抵抗）Ｒ６と、演算増幅器４とを有している。演算増幅器４は、第２の抵抗Ｒ４１、Ｒ４２の間に配置された節点１４に接続された入力端子（＋）に入力され、バンドギャップリファレンス回路１内における電圧値が所定の温度特性を持つ電圧及び電流検出用抵抗Ｒ６の印加電圧を比較処理して定電流制御トランジスタＴ６のコンダクタンスを制御することにより電源間に定電流を生じさせる。ＮＭＯＳトランジスタＴ５は、差動出力回路２に対する電流供給用に用いられる。また、定電流回路３に生じた定電流は、ダイオード結合したＰＭＯＳトランジスタＴ７及びＰＭＯＳトランジスタＴ８から構成されたカレントミラー回路、及びダイオード結合したＮＭＯＳトランジスタＴ９及びＮＭＯＳトランジスタＴ５から構成されたカレントミラー回路を介して電流供給用トランジスタＴ５から差動出力回路２に供給される。
ＮＭＯＳトランジスタＴ５は、差動出力回路２の電流供給ノードと接地電位(ＧＮＤ)との間に接続され、ゲートはＮＭＯＳトランジスタＴ９のゲートに接続されている。ＮＭＯＳトランジスタＴ９は、ＰＭＯＳトランジスタＴ８と接地電位（ＧＮＤ）との間に接続され、ＰＭＯＳトランジスタＴ８は、電源（ＶＤＤ）とＮＭＯＳトランジスタＴ９との間に接続され、ＮＭＯＳトランジスタＴ７は、電源（ＶＤＤ）と定電流制御トランジスタＴ６との間に接続されている。
【００２５】
この実施例では、中間電圧(コモン電圧)作成用の基準電圧にはバンドギャップリファレンス回路１の演算増幅器５の出力部から引き出し、振幅を決める定電流回路の基準電圧にはバンドギャップ電圧を作る際に使用する抵抗Ｒ４１、Ｒ４２の中間タップ（節点１４）から引き出す。そして、引き出し部分は電流検出用抵抗(例えばポリシリコン抵抗)の温度特性に合わせたものとする。
電流検出用抵抗の温度特性と中間タップの位置での温度特性を合わせることにより、定電流回路全体としての温度変化を無くすようにする。
【００２６】
バンドギャップリファレンス回路１の演算増幅器５の出力電圧(第１の基準電圧)は、例えば、１．２５Ｖであり、温度特性は、フラットである。この実施例では、演算増幅器４の入力端子（−）には電流検出用抵抗Ｒ６の印加電圧を入力し、入力端子（＋）には抵抗Ｒ４１、Ｒ４２の節点１４から引き出された電圧を入力する。演算増幅器５の出力電圧は、温度特性がフラットであるが、
中間タップ（節点１４）から引き出され演算増幅器４の入力端子（＋）に入力する電圧は、温度変化があり、温度特性を有している。また、演算増幅器４の入力端子（−）に入力する電圧も電流検出用抵抗Ｒ６の印加電圧であるからやはり温度特性を有している。電流検出用抵抗Ｒ６は、この実施例では、ポリシリコンを材料を用いている。ポリシリコン抵抗は、−１０００ｐｐｍ／℃の温度変化率の温度特性を有している。
【００２７】
一方、演算増幅器４の入力端子（＋）に入力する電圧の温度変化率は−３０００ｐｐｍ／℃〜０ｐｐｍ／℃である。このバンドギャップリファレンス回路１を構成する抵抗は、電流検出用抵抗Ｒ６と同じポリシリコンを材料として用いることができる。いずれの抵抗もポリシリコンを用いることによって製造工程を容易にすることができる。バンドギャップリファレンス回路１において、第２の抵抗Ｒ４１，４２間の節点１４の位置を適宜定めることにより、演算増幅器４の入力端子（＋）に入力する電圧の温度変化率を演算増幅器４の入力端子（−）に入力する電圧の温度変化率に一致させることができる。この実施例では、第２の抵抗を分割抵抗４１、４２で構成し、この分割抵抗の分割比を適宜定めることにより、入力端子（−）、（＋）に入力する電圧の温度変化率を一致させることができる。
このバンドギャップリファレンス回路を構成する抵抗を分割抵抗で構成し、温度特性を変えることは第２の抵抗に限らず、第１、第３の抵抗を利用することも可能である。
【００２８】
このようにして、１つのバンドギャップリファレンス回路を用いて、温度変化無しにＬＶＤＳ出力回路を駆動することができる。従来は、複数のバンドギャップリファレンス回路を用いていたのでＩＣチップ面積が大きくなるのに対して、この実施例では、ＬＶＤＳ出力回路が形成されたＩＣチップの面積増大を防ぐことが出来る。
【実施例２】
【００２９】
次に、図２を参照して実施例２を説明する。
実施例１では第２の抵抗の中間部分に節点を設けたが、この実施例では、第１の抵抗の中間部分に節点を設けたことに特徴がある。図２において、ＬＶＤＳ出力回路を構成する差動出力回路２及び定電流回路３はそれぞれ内部構造が実施例に示す差動出力回路及び定電流回路と同じ構成である。したがって、これらの回路の説明は略し、バンドギャップリファレンス回路１について説明する。
【００３０】
バンドギャップリファレンス回路１は、非反転入力端子（＋）１１及び反転入力端子（−）１２を有し、これらの端子に印加される電圧に基づいて出力端子から第１の基準電圧を出力する演算増幅器５と、出力端子と非反転端子１１との間に接続された第１の抵抗と、出力端子と反転端子１２との間に接続された第２の抵抗Ｒ４と、一端が非反転入力端子１１に接続され、他端が接地端ＧＮＤに接続された第１の回路素子Ｄ１と、一端が反転入力端子１２に接続された第３の抵抗Ｒ５と、第３の抵抗Ｒ５の他端と接地端ＧＮＤとの間に接続された第２の回路素子Ｄ２とを有している。回路素子Ｄ１、Ｄ２は、ダイオードである。第１の抵抗は、節点２４を介して直列に接続された抵抗Ｒ３１及び抵抗Ｒ３２から構成されている。第１の抵抗Ｒ３１、Ｒ３２間における位置は、バンドギャップリファレンス回路１において電圧値が所定の温度特性になるように抵抗値を調整して決める。
【００３１】
定電流回路３の演算増幅器４は、バンドギャップリファレンス回路１の第１の抵抗Ｒ３１、Ｒ３２の間に配置された節点２４に接続された入力端子（＋）に入力され、バンドギャップリファレンス回路１内における電圧値が所定の温度特性を持つ電圧と電流検出用抵抗Ｒ６の印加電圧とを比較処理して定電流制御トランジスタＴ６のコンダクタンスを制御することにより電源間に定電流を生じさせる。
この実施例では、中間電圧(コモン電圧)作成用の基準電圧は、バンドギャップリファレンス回路１の演算増幅器５の出力部から引き出し、振幅を決める定電流回路３の基準電圧は、バンドギャップ電圧を作る際に使用する抵抗Ｒ４１、Ｒ４２の中間タップから引き出す。
【００３２】
この実施例では、実施例１と同じように、電流検出用抵抗の温度特性と中間タップの位置での温度特性を合わせることにより、定電流回路全体としての温度変化を無くすようにして、ひとつのバンドギャップリファレンス回路を用い、それによって、温度変化無しにＬＶＤＳ出力回路を駆動することができる。従来は、複数のバンドギャップリファレンス回路を用いていたので、この実施例ではＬＶＤＳ出力回路が形成されたＩＣチップの面積増大を防ぐことが出来る。
なお、実施例１及び実施例２において用いた基準電圧発生回路は、他の回路を用いることができる。例えば、図３に記載されたバイポーラトランジスタを用いたワイドラー型バンドギャップ基準電圧発生回路を使用することも可能である。
【符号の説明】
【００３３】
１・・・バンドギャップリファレンス回路
２・・・差動出力回路
３・・・定電流回路
４，５，６・・・演算増幅器
７・・・入力端子
８・・・インバータ
９・・・差動出力（−）
１０・・・差動出力（＋）
１１・・・非反転入力端子
１２・・・反転入力端子
１４，２４・・・節点
【特許請求の範囲】
【請求項１】
第１の基準電圧を生成するバンドギャップリファレンス回路と、第１の差動信号を入力とし、前記第１の基準電圧に基づいた中間電圧を有する第２の差動信号を生成する差動出力回路と、前記第２の差動信号の振幅を決めるように前記差動出力回路に流れる電流を制御する定電流回路とを具備し、前記定電流回路は、第１及び第２の電源間に直列接続された定電流制御トランジスタ及び電流検出用抵抗と、前記バンドギャップリファレンス回路内における電圧値が温度特性を持つ節点から引き出される電圧および前記電流検出用抵抗の印加電圧を比較処理して前記定電流制御トランジスタのコンダクタンスを制御することにより前記電源間に定電流を生じさせる演算増幅器とを有しており、前記電流検出用抵抗の印加電圧の温度特性が前記節点における電圧値の前記温度特性と同じであることを特徴とするＬＶＤＳ出力回路。
【請求項２】
前記バンドギャップリファレンス回路は、非反転入力端子及び反転入力端子を有し、これらの端子に印加される電圧に基づいて出力端子から前記第１の基準電圧を出力する演算増幅器と、前記出力端子と前記非反転入力端子との間に接続された第１の抵抗と、前記出力端子と前記反転入力端子との間に接続された第２の抵抗と、一端が前記非反転入力端子に接続され、他端が接地端に接続された第１の回路素子と、一端が前記反転入力端子に接続され第３の抵抗と、前記第３の抵抗の他端と前記接地端との間に接続された第２の回路素子とを有し、前記節点は前記第１の抵抗もしくは前記第２の抵抗の中間部分にあることを特徴とする請求項１に記載のＬＶＤＳ出力回路。
【請求項１】
第１の基準電圧を生成するバンドギャップリファレンス回路と、第１の差動信号を入力とし、前記第１の基準電圧に基づいた中間電圧を有する第２の差動信号を生成する差動出力回路と、前記第２の差動信号の振幅を決めるように前記差動出力回路に流れる電流を制御する定電流回路とを具備し、前記定電流回路は、第１及び第２の電源間に直列接続された定電流制御トランジスタ及び電流検出用抵抗と、前記バンドギャップリファレンス回路内における電圧値が温度特性を持つ節点から引き出される電圧および前記電流検出用抵抗の印加電圧を比較処理して前記定電流制御トランジスタのコンダクタンスを制御することにより前記電源間に定電流を生じさせる演算増幅器とを有しており、前記電流検出用抵抗の印加電圧の温度特性が前記節点における電圧値の前記温度特性と同じであることを特徴とするＬＶＤＳ出力回路。
【請求項２】
前記バンドギャップリファレンス回路は、非反転入力端子及び反転入力端子を有し、これらの端子に印加される電圧に基づいて出力端子から前記第１の基準電圧を出力する演算増幅器と、前記出力端子と前記非反転入力端子との間に接続された第１の抵抗と、前記出力端子と前記反転入力端子との間に接続された第２の抵抗と、一端が前記非反転入力端子に接続され、他端が接地端に接続された第１の回路素子と、一端が前記反転入力端子に接続され第３の抵抗と、前記第３の抵抗の他端と前記接地端との間に接続された第２の回路素子とを有し、前記節点は前記第１の抵抗もしくは前記第２の抵抗の中間部分にあることを特徴とする請求項１に記載のＬＶＤＳ出力回路。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１３−６２７５７（Ｐ２０１３−６２７５７Ａ）
【公開日】平成２５年４月４日（２０１３．４．４）
【国際特許分類】
【出願番号】特願２０１１−２０１４２８（Ｐ２０１１−２０１４２８）
【出願日】平成２３年９月１５日（２０１１．９．１５）
【出願人】（３９０００９６６７）セイコーＮＰＣ株式会社 (161)
【Ｆターム（参考）】
【公開日】平成２５年４月４日（２０１３．４．４）
【国際特許分類】
【出願日】平成２３年９月１５日（２０１１．９．１５）
【出願人】（３９０００９６６７）セイコーＮＰＣ株式会社 (161)
【Ｆターム（参考）】
[ Back to top ]