【課題】従来、符号化装置内に復号装置を備えなければならない。
【解決手段】符号化装置は、メモリ１０１と、メモリ１０１に蓄積された複数のディジタル信号データをビット単位に比較し、ディジタル信号データの最上位ビットから最初に異なると判定したビットまでの位置情報を求める位置選定器１０４と、符号化に最適な符号語長となるｒビットを選択する符号語長選定器１０５と、位置情報及び符号語長に基づいて、メモリ１０１に蓄積された複数のディジタル信号データからｒビットを抽出して符号語列として出力する符号化器１０２と、位置情報、符号語長及び符号語列を所定規則に則ってフォーマット化し、ビットストリームとして出力するフォーマット器１０３と、出力されたビットストリームの符号長から次の連続した映像のディジタル信号データの符号化に使用する符号語長を算出する制御器１０６とを有する。 （もっと読む）

集積回路と、集積回路の複数のイニシエータユニットからその集積回路の少なくとも１つのターゲットユニットにメッセージを送信する方法。前記複数のイニシエータユニットは第１のデジタルメッセージを第２のデジタルメッセージに変換し、前記第２のデジタルメッセージが付加され、前記ターゲットユニットに送信される。前記第１のメッセージの前記第２のメッセージへの変換は、単位行列の複数の行或いは複数の列から得られる複数のベクトルによる直交変換の適用を含む。
（もっと読む）

【課題】データが記憶された複数の位置からそのデータが最近に書き込まれた位置を選択できる可能性を高める。
【解決手段】連想メモリセルアレイ２６内の特定の文字データが記憶された複数のアドレスを表す信号MATCHが入力されると、ラッチ９０、ＡＮＤ回路９２、ＯＲ回路９４によって、複数のアドレスの少なくとも一部がローアドレス領域内にあるかどうかが判定され、ラッチ９０、ＮＯＴ回路９６、ＮＡＮＤ回路９８、ＡＮＤ回路１００によって、複数のアドレスの少なくとも一部がローアドレス領域内にある場合にハイアドレス領域からの信号MATCHがマスクされ、プライオリティエンコーダ１０２が、マスクされずに入力された信号MATCHが表すアドレスのうちの最大のアドレスを、複数のアドレスのうちの選択すべきアドレスとして出力する。 （もっと読む）

【課題】
伝送媒体上を伝送するデータのトグル量が少なくする。
【解決手段】
予測器（１４）は、データ入力端子（１２）に先に入力した２値データ信号から、現在の入力値に対する予測値を算出する。減算器（１６）は、データ入力端子（１２）からの現在の２値データ信号から予測値を減算する。符号化テーブル（１８）は、減算器（１６）からの差分値を、０に近いほど２進値”１”となるビット数が少ない符号に変換する。排他的論理和（ＸＯＲ）回路（２０）は、符号化テーブル（１８）の出力符号と、フリップフロップ回路（２２）の出力（ＸＯＲ回路（２０）の直前の出力符号）との間の排他的論理和を計算し、計算結果が伝送データとしてデータバス（３０）に出力される。 （もっと読む）

本発明は、ビットシーケンスの符号化及び復号化の技術分野においてなされる。本発明は、０と１とが等しい頻度で出現する入力ビットシーケンスを圧縮符号化する装置であって、入力として入力ビットシーケンスの直後のビットのペアを受信し、他のビットシーケンスのさらなるビットを出力するＸＯＲゲートと、他のビットシーケンスにビットを加える手段であって、加えられたビットが入力ビットシーケンスの最初のビットに等しい最初のビット又は入力ビットシーケンスの最後のビットに等しい最後のビットである手段と、他のシーケンスを符号化する手段とを有する装置を提案する。ＸＯＲゲートは、入力ビットシーケンスを、当該入力ビットシーケンスより均等でない０と１との出現頻度を有する他のビットシーケンスに変換する。
（もっと読む）

【課題】高解像度テレビジョンシステムにおいて符号化データを伝送するのに用いられる、トランスポート・データパケットを組み立てる方法および装置を提供する。
【解決手段】不完全なデータ・パケットは空白（ゼロにされたビット）ワードで満たされて、規定された数のワードを備えた完全なデータ・パケットを構成する。完全パケットを使用することによって、可変長コードワード・システム等における任意のデータ状態においてもデータのサーチおよび同期化が可能になる。 （もっと読む）

【課題】 可変長符号化において、所定単位の復号速度を保証する復号化装置を提供する。
【解決手段】 本装置の復号部は、符号データから符号語の先頭ビットを頭だしするためのシフタ３０１と、１つのアドレスに複数のシンボルデータのデコード値を格納するテーブル３０３と、シフタのシフト量を格納する為のテーブル３０８と、複数のシンボルデータのデコード値のデータ長を生成するテーブル３０７と、前記符号データから前記第１のテーブルのアドレスを生成する為のデコーダ３０２と、前記符号データから前記第２及び第３のテーブルのアドレスを生成する為のデコーダ３０６と、前記複数のシンボルデータのデコード値を一定の固定ビット数分のデータに結合又は分割して出力する為のパッカ３０４とを有し、１クロックサイクルあたりの符号量または復号処理画素数の下限を保証する。 （もっと読む）

【課題】マイクロホンユニットから直接的にデジタル信号による音声信号を出力することを可能にして、増幅回路、バッファ回路、差動回路などを不要にし、低ノイズ、高ダイナミックレンジのデジタルマイクロホンを得る。
【解決手段】ΔΣ変調器を備えることによりデジタル信号出力するデジタルマイクロホンであって、ΔΣ変調器は、音波によって振動するメンブレン１０とこのメンブレン１０に対向させて配置された配線パターンを含む共振器１２と、共振器１２を備えることによりメンブレン１０の振動に応じたＦＭ信号を出力する発振器と、ＦＭ信号を高周波クロックでサンプリングして１ビット量子化信号を出力する１ビット量子化器１８と、を備えている。 （もっと読む）

本出願は、全体の圧縮構造体を読み出し解凍する必要なく、メモリ内の圧縮構造体にランダムにアクセスする方法を提供する。
（もっと読む）

【課題】 ２値画像を効率良く符号化することが可能になる。
【解決手段】 符号化処理部１１０、１３０内の分配部１１１、１３１は、入力した１６×１６画素で構成される画素ブロック内の画素データを、それぞれ異なるアルゴリズムに従って４つの８×８画素を格納するサブブロックＳＢ０乃至ＳＢ３に分配する。そして、符号化処理部１１０、１３０内の圧縮部は各サブブロックを符号化し、連結部で連結し、１ブロック分の符号化データを出力する。比較部１６０は、各符号化データのデータ量を比較し、最小となる符号化データがいずれの符号化処理部で生成されたのかを示す識別情報を生成する。選択部１７０は、識別情報で特定された符号化処理部からの符号化データを選択し、選択した符号化データと識別情報とを出力する。 （もっと読む）

【課題】直交変換の基底の情報量をより少なくする。
【解決手段】直交変換基底生成部３２は、入力データから直交変換の第１の基底を生成し、回転角度算出部３３は、第１の基底に相当する座標軸の、直交変換前の入力データの座標系における座標軸からの回転角度である座標軸回転角度を算出し、回転角度基底算出部３５は、座標軸回転角度を用いて、直交変換の第２の基底を算出し、直交変換部３６は、第２の基底を用いて、入力データを直交変換し、多重化部３９は、直交変換によって得られる直交変換データと、座標軸回転角度とを含む符号化データを出力する。本発明は、例えば、画像データの符号化または復号の少なくともいずれか一方の処理を行う装置に適用することができる。 （もっと読む）

【課題】ＣＡＢＡＣで符号化されたデータを復号化する際の算術復号処理の高速化を可能にする復号化装置及びその方法を提供する。
【解決手段】コンテクスト適応型２値算術符号化方式によってシンタクスの多値情報が２値データに変換された後に算術符号化された符号化データを入力とし、元の多値情報に復号化する算術復号化装置であって、現在の２値データを復元中に、「次の次の識別子コード」候補及び「次の次の識別子コード」候補に対応する「コンテクストインデクス」候補とを同サイクル中に並列に算出し、次のサイクルで「次の識別子コード」、次の識別子コードに対応するコンテクストインデクス候補及び「コンテクストインデクス」候補に対応する「確率変数」候補を別の同サイクル中に並列に算出し、現在の２値データの復元結果が判明した時点で、それに応じていずれかの算出結果を選択することを特徴とする。 （もっと読む）

【課題】旧データ列と新データ列の差分を示すデータ列を効率的に生成する。
【解決手段】サーバ装置１００は、旧データ列と新データ列の両方を保持する。サーバ装置１００は、新データ列のうちの未検証データ列について、旧データ列において同一内容のデータ列が存在するか検索する。サーバ装置１００は、検索結果に応じて未検証データ列の少なくとも一部を差分単位データ列に変換する。そして、各差分単位データ列を連結することにより、旧データ列と新データ列との差分を示す差分データ列を生成する。クライアント端末２００は、サーバ装置１００から差分データ列をダウンロードする。クライアント端末２００は、保持している旧データ列とダウンロードした差分データ列を入力として復元処理を実行することにより新データ列を復元する。 （もっと読む）

【課題】マルチプレクサやＤ型フリップフロップ回路等による伝送遅延を回避しつつ、パルス幅が所定幅を下回らないようにすることができるパルス信号生成装置を提供する。
【解決手段】所定のクロック信号が伝達され、該クロックに応じてパルスレベルと非パルスレベルを切り替えることによりパルス信号を生成するパルス信号生成部を備えたパルス信号生成装置において、前記パルス信号がパルスレベルとなっている間であって、該信号のパルス幅が所定幅に達するまでは、前記伝達を遮断して前記切り替えが生じないようにしたパルス信号生成装置とする。 （もっと読む）

【課題】 画像データの転送速度を維持しながら、シリアル伝送路における高周波成分を低減可能なシリアル伝送装置を提供する。
【解決手段】 画像データ送信装置１０において、送信対象画素データＰＢＤ１と送信対象画素データと隣接する隣接画素データＰＢＤ２に対して２回の排他的論理和処理を行って隣接するビット間の変化を低減させる等ビット長変換を行うビット変化低減符号化装置１１と、等ビット長変換された画素データＰＢＤ７をシリアルデータＳＢＤ７に変換するパラレルシリアル変換装置１２を備え、画像データ受信装置１５側において、受信したシリアルデータＳＢＤ７を画素データＰＢＤ７に変換するシリアルパラレル変換装置１７と、隣接画素データＰＢＤ２を用いて画素データＰＢＤ７に対して等ビット長変換の逆変換を行うビット変化低減復号化装置１８を備える。 （もっと読む）

【課題】従来の技術には、算出したグローバル動きベクトルが誤っていた場合に探索範囲も本来のものとは異なるため、その動きベクトルも誤って算出される可能性が高くなる、という課題である。また、その動きベクトル算出の誤りによって、動画像符号化の効率低下を引き起こす可能性がある、という課題もある。
【解決手段】以上の課題を解決するために、本発明は、グローバル動きベクトルの算出に関してグローバルマクロブロックをミドルブロックに分割し、そのミドル動きベクトルを検出する。そしてその検出されたミドル動きベクトルから異常値をとっていると思われるミドル動きベクトルを除外し残ったミドル動きベクトルに基づいてより正確なグローバル動きベクトルを算出する動きベクトル算出装置を提供する。 （もっと読む）

【課題】 復号化回路を複数有することなく、単位時間当たりの出力データ量を増加させるためのＣＡＢＡＣ復号化装置を提供する。
【解決手段】 コンテキスト適応型２値算術符号化方式（ＣＡＢＡＣ）により符号化されたデータを復号化する装置であって、符号化されたデータである符号化データを複数取得する入力セレクタ１１６と、複数の符号化データのそれぞれに対応付けられたコンテキスト変数テーブル１０５ａ、コンテキスト変数テーブル１０５ｂ、およびコンテキスト変数テーブル１０５ｃと、複数の符号化データを、それぞれに対応付けられたコンテキスト変数テーブルを用いて復号化する復号化部１０３とを備える。 （もっと読む）

【課題】 ビデオデータのイントラ符号化位置を周期的に設定する場合に、イントラ符号化が最も適したフレームを設定する。
【解決手段】 イントラ符号化に適しているか否かを判定するためにスコアＩＡＳが使用される。スコアＩＡＳは、現フレームの動きの大きさまたは動きの強度ＩＡＳ₁と、前
フレームと比較した動きの大きさＩＡＳ₂と、動き検出のアンマッチングレシオＩＡＳ₃とを重み付け加算した値である。さらに、デフォルト位置で最大となり、デフォルト位置から遠いほど小さくなる重み付けがＩＡＳに対してなされる。デフォルト位置を含むサーチウインドウ内の各フレームについてシーンチェンジ検出がなされ、シーンチェンジが検出されると、その位置がイントラ位置とされる。シーンチェンジが検出されない場合では、サーチウインドウ内の重み付けＩＡＳが最大のフレームがイントラ位置に設定される。 （もっと読む）

【課題】 イントラ符号化すべきフレームか否かの判定を良好に行う。
【解決手段】 イントラ符号化に適しているか否かを判定するためにスコアＩＡＳと相関値ＣＯＲとが使用される。スコアＩＡＳは、現フレームの動きの大きさまたは動きの強度ＩＡＳ₁と、前フレームと比較した動きの大きさＩＡＳ₂と、動き検出のアンマッチングレシオＩＡＳ₃とを重み付け加算した値である。ＩＡＳとＣＯＲの両者で定まるしきい値
が設定される。フレーム毎にＩＡＳ（ｉ）およびＣＯＲ（ｉ）が計算され、しきい値と比較され、イントラ符号化すべきフレームか否かが決定される。 （もっと読む）

【課題】 ４×４の整数近似離散コサイン変換回路、及び８×８の整数近似離散コサイン変換回路を簡素化して構成し変換処理を行う直交変換回路を実現する。
【解決手段】 演算処理回路は、８×８の変数行列の第３列目と第７列目の変数に負の符号を付すと共に、４×４の第１定数行列或いは第２定数行列を用いてアダマール変換或いは整数近似離散コサイン変換を用いることができるように出力値の並べ替えを行って並び替え信号を生成するプリ処理部１２と、並び替え信号を４×４の第１定数行列或いは第２定数行列を用いてアダマール変換或いは整数近似離散コサイン変換を行う直交変換部１３ａ、１３ｂと、変換部からの出力値をプリ処理前の変数の並べ順番に戻すポスト処理部１４とを用いて直交変換回路を構成した。 （もっと読む）