【課題】残留側波帯（ＶＳＢ）データストリームに既知シーケンスを挿入して送信することで、受信システムの受信性能を向上させるデジタル放送送信機を提供する。
【解決手段】デジタル放送受信機であって、送信側と受信側とで知られた予め決められたシーケンスである既知データが特定の位置に挿入されたデータを所定バイトのパリティを付加してエンコードし、該エンコードデータをインターリーブし、該インターリーブされたデータを２／３の比率で８レベルのシンボルにトレリスエンコードし、該トレリスエンコードされたデータにより残留側波帯方式変調されてデジタル放送送信機から送信される信号を受信するチューナーと、該受信した信号を復調する復調部と、既知データに対応するトレリスエンコードされたシンボルによって、チャンネルのマルチパスによるチャンネル歪みを補って、復調部で復調された信号の相互干渉を除去する等化部とを含む。 （もっと読む）

【課題】 ビタビデコーダの基準レベル生成装置及び方法を提供する。
【解決手段】 入力信号に対して適応的にビタビデコーダの最適の基準レベルを生成する装置及び方法に係り、該装置は、ビタビデコーダの入力信号に対する第１遅延された入力信号とビタビデコーダの出力信号とを利用してビタビデコーダの第１基準レベルを検出する第１基準レベル検出ユニットと、第１遅延された入力信号前後の１クロックサイクルに入力される第２遅延された入力信号及び第３遅延された入力信号と、ビタビデコーダの出力信号とを利用してビタビデコーダの第２基準レベルを検出する第２基準レベル検出ユニットと、第１基準レベル検出ユニットで演算された第１基準レベルに対する第１自乗レベルエラーと第２基準レベル検出ユニットで演算された第２基準レベルに対する第２自乗レベルエラーとを比較した結果を利用して第１基準レベルと第２基準レベルとのうち一つがビタビデコーダの基準レベルとして生成されるように制御する制御ユニットとを含む。 （もっと読む）

【課題】スクランブラ等の同じ機能の回路であっても、異なる種類の回路を１つの回路で実現することができる準固定回路を提供することである。
【解決手段】複数種類のＣＲＣ（Cycle Redundancy Check）回路の複数ビット同時処理が可能である準固定回路であって、複数のフリップフロップと、第１の入力ビット信号及び前記複数のフリップフロップの出力信号を基に選択的に排他的論理和を演算し、シフト１回目に相当する出力信号を出力するための第１の排他的論理和回路と、第２の入力ビット信号及び前記シフト１回目に相当する出力信号を基に選択的に排他的論理和を演算し、シフト２回目に相当する出力信号を出力するための第２の排他的論理和回路とを有する準固定回路が提供される。 （もっと読む）

【課題】連続するデータから算出した誤り訂正符号を付加する場合に比べて、エラー訂正能力を向上するとともに、伝送帯域を有効利用することができるデータ伝送装置、データ送信装置、データ受信装置及びデータ伝送システムを提供する。
【解決手段】データ伝送装置１は、要求に応じたパケットを生成するパケットエンコーダ１１と、生成されたパケットからフレームを順次形成し、これに水平ＥＥＣ及び対角ＥＣＣを付加してＥＣＣフレームを生成するＥＣＣフレームエンコーダ１２と、ＥＣＣフレームを伝送路を介して送信するトランスミッタ１３と、伝送路を介してＥＣＣフレームを受信するレシーバ１４と、水平ＥＣＣ及び対角ＥＣＣに基づいてＥＣＣフレームの誤り検出及び訂正を行うＥＣＣフレームデコーダ１５と、ＥＣＣフレームから水平ＥＣＣ及び対角ＥＣＣを除去してパケットを抽出するパケットデコーダ１６とを備える。 （もっと読む）

デコーダは、複数のプログラマブル低減状態トレリスパラメータのための少なくとも１つのプログラミング入力を有する。プログラマブル装置は、前記少なくとも１つのプログラミング入力に接続され、連続位相変調（ＣＰＭ）信号を処理し、最尤の現在のウィニングスーパー状態と対応するサバイブフル状態とに基づき送信されたＮビットまでのビットを返すよう動作可能な低減状態最尤デコーダを実現する。前記プログラマブル装置は、すべてのスーパー状態についてパスメトリックを計算し、前記低減状態トレリスパラメータに基づきベストなパスを決定する。
（もっと読む）

概して入力データをパリティデータに符号化するメカニズムの実施形態が開示される。他の実施形態も記載され、請求される可能性がある。 （もっと読む）

【課題】簡易な手法により、干渉による受信品質の低下を軽減する受信方法、及びその受信方法を適用した受信装置、プログラムを提供する。
【解決手段】受信装置２０では、ＡＤ変換器２５がサンプリングしたデータｒ^I_q[ｋ]，ｒ^Q_q[ｋ]に基づき、レベル検出器２８が、ＯＦＤＭシンボル毎に、データｒ^I_q[ｋ]，ｒ^Q_q[ｋ]のいずれかがＡＤ変換器２５の出力レンジの最大値にクリップされた回数をカウント
した干渉評価値Ｃｃ[ｌ]を求める。そして、重み制御部２９は、干渉評価値Ｃｃ[ｌ]が干渉判定値ｔｈｃ以上であれば、軟判定値ｗ_l,m,n に重み係数γｃを乗じることで、復号への寄与度が低下するように軟判定値ｗ_l,m,n を補正する。 （もっと読む）

消失支援ブロックコードデコーダ、およびこれに関連する方法を提供する。消失支援ブロックコードデコーダは、第１ブロックデコーダ、消失プロセッサ、および第２ブロックコードデコーダを有する。第１ブロックデコーダ、例えばリード・ソロモンデコーダは、バーストエラーによって予め影響を受けたデータ要素のブロック、例えばバイトをデコード（復号化）するよう構成する。この第１ブロックデコーダは、さらに、デコードすることができないブロックを識別するよう構成する。消失プロセッサは、消失識別プロセスにおいて、第１ブロックデコーダによって訂正された復号化ブロックにおけるデータ要素を使用することによって、復号化不能ブロックにおけるデータ要素を消失箇所として識別するよう構成する。第２ブロックデコーダ、例えば同一のリード・ソロモンデコーダまたは別のリード・ソロモンデコーダは、復号化処理において、消失プロセッサが識別した消失箇所を使用することによって、復号化不能ブロックの一つまたはそれ以上を復号化するよう構成する。
（もっと読む）

デジタル放送用伝送ストリームをトレリスエンコーディングするトレリスエンコーダに関し、より詳細には、アメリカ向け地上波ＤＴＶシステムであるＡＴＳＣ ＶＳＢ方式の受信性能をアップするため、付加基準信号が挿入された伝送ストリームを生成して送信する送信システムに適用され、伝送ストリームをトレリスエンコーディングし、トレリスエンコーディングを行う前に効率よく初期化が行えるトレリスエンコーディング装置及びその方法を提供する。
本発明に係るトレリスエンコーダは、第１ないし第３メモリ、外部制御信号に応じて伝送ストリーム内の所定の第１ビット及び第１メモリに保存された保存値のうち一つを選択的に出力する第１ＭＵＸ,第１ＭＵＸから出力される出力値と第１メモリに保存された保存値とを加算して出力し、加算結果値を第１メモリに保存する第１加算器、外部制御信号に応じて伝送ストリーム内の所定の第２ビット及び第２メモリに保存された保存値の一つを選択的に出力する第２ＭＵＸ、及び第２ＭＵＸの出力値と第１メモリに保存された保存値を加算して第３メモリに保存する第２加算器とを含む。

（もっと読む）

本発明は、ターボストリームを受信し、ターボストリームに対するパリティ挿入領域を設けるデュプリケイター、及びノーマルストリームを受信し、デュプリケイターで処理されたターボストリームとノーマルストリームを多重化してデュアル送信ストリームを生成するマルチプレクサと、を含む。デュプリケイターは、１／２レート変換方式または１／４レート変換方式を用いてパリティ挿入領域を設けることができる。これにより、デュアル送信ストリームの送信に先立って、ターボストリームだけを検出してパリティ挿入領域内にパリティを挿入することにより、ターボストリームをより確実に処理することができるデュアル送信ストリーム生成装置を提供する。

（もっと読む）

デュアル伝送ストリーム生成装置を開示する。
本発明の装置は、ターボストリームを受信してイレーザーエンコードするイレーザーエンコーダ、イレーザーエンコードされたターボストリームに対するパリティ挿入領域を設けるデュプリケータ及びノーマルストリームを受信し、デュプリケータで処理されたターボストリームとノーマルストリームを多重化してデュアル伝送ストリームを生成するＭＵＸとを含む。デュプリケータは１／２レート変換方式または１／４レート変換方式を用いてパリティ挿入領域を設けることができる。よって、デュアル伝送ストリームの伝送に先立ってターボストリームのみを検出してパリティ挿入領域内にパリティを挿入することにより、ターボストリームのよりロバストな処理が実現される。

（もっと読む）

【課題】 主信号の全範囲に渡ってある所定の区間毎に消失誤り訂正処理を可能とし、データ符号化率を低くすることなく、高い誤り訂正能力を有する光ディスク処理装置を提供することを課題とする。
【解決手段】 ピケットコード及び所定のデータパターンを有する同期信号が所定間隔で挿入された主信号を光ディスクから読み出す読み出し手段（１０）と、読み出した主信号からピケットコード及び同期信号を分離する分離手段（７）と、ピケットコード及び同期信号の誤りを検出する誤り検出手段（４）と、誤り検出結果に応じて、ピケットコード間の主信号及びピケットコードと同期信号との間の主信号を消失誤りとして消失誤り訂正処理を行う訂正処理手段（２）とを有する光ディスク処理装置が提供される。 （もっと読む）

【課題】ビット更新とパリティ更新とをパイプラインで処理できるようにする。
【解決手段】イレギュラーＬＤＰＣ符号復号器は、ビット処理ユニット10-1乃至10-M（M=p1m1）と、パリティ処理ユニット20-1乃至20-mと、コントローラ40とを含む。ユニット10-1〜10-Mは、p1×p1の第１の順列行列がm1×n1に配列された構造の第１のパリティ検査行列と、p2×p2の第２の順列行列をm2×n2に配列した構造の第２のパリティ検査行列とを並べて得られる連接行列を持つ構造のパリティ検査行列のそれぞれ第１乃至第Ｍ行に対応して設けられ、その行内の値が“１”の各列位置に対応するビット情報を順次更新する。ユニット20-1乃至20-mは、ユニット10-1乃至10-Mによるビット更新が第１のパリティ検査行列についてはp1個、第２のパリティ検査行列についてはp2個の列位置について終了する毎に、そのp1個あるいはp2個の列位置が属するp1あるいはp2列内の値が“１”の各行位置に対応するパリティ情報を更新する。 （もっと読む）

【課題】 Ｍｉｎ−Ｓｕｍ復号法でのメモリの容量を削減する。
【解決手段】 誤り訂正符号復号装置１の行処理回路１５には、絶対値計算部２１、最小値検索部２２、正負符号計算部２３、及び行処理出力符号化部２４が設けられている。行処理回路１５から行処理出力としての２種類の絶対値及び２ｂｉｔのコード情報が行処理出力メモリ１２に出力される。 （もっと読む）

【課題】 異なるビットインターリーブ時間の切り替え時に、コンテンツ情報の欠落を抑制することができる受信装置を実現する。
【解決手段】 本発明の受信装置は、複数段のシフトレジスタが縦列接続され、シフトレジスタの各段からデータ入力ができるよう構成された遅延回路と、シフトレジスタの段数が異なる複数の遅延回路を備えたシームレスメモリ２１を有し、シームレスメモリ２１は、ビットインターリーブ時間が切り替わる場合に、新たに受信した放送チャネルのデータを遅延回路の新たなシフトレジスタ段から入力することにより新たに受信した放送チャネルにおけるビットインターリーブ時間に対応した所望の遅延信号を生成する。 （もっと読む）

【課題】互いに並列に設けられた複数の畳込み回路を備える誤り訂正符号化装置において所望の符号化率が得られるようにする。
【解決手段】互いに並列に設けられた畳込み部４３および４４は、それぞれソースデータｕに対して畳み込み処理を実行する。インターリーバ４２は、畳込み部４４に対して与えられるソースデータｕをランダム化する。パンクチャリング部４５および４６は、それぞれ予め決められたパンクチャリングパターンに従ってパリティデータ系列Ｙ1KおよびＹ2Kからデータエレメントを選択する。多重化部４７は、データ系列ＸK に対してパンクチャリング部４５および４６により選択されたデータエレメントを付与する。 （もっと読む）

【課題】デコーダエラー生起確率が抑制されるようにし、より高い復号性能を得ることができるようにする。
【解決手段】 ABP復号装置は、ステップＳ２３においてパリティ検査行列を対角化し、ステップＳ２４乃至ステップＳ２６の処理を実行してLLRの更新を行い、ステップＳ２７においてそれを復号し、ステップＳ２８においてその得られた復号語を復号語リストに追加する。ABP復号装置は、以上の復号処理を内側繰り返し復号として所定回数分繰り返すと、さらに、LLRの優先順位の初期値を変更しながら、外側繰り返し復号として、その内側繰り返し復号を所定回数分繰り返す。そしてABP復号装置は、ステップＳ３５において、その得られた復号語リストの中から最適な復号語を１つ選択する。本発明は、誤り訂正システムに適用することができる。 （もっと読む）

本方法は、備えるレプリカ結合グループシャッフル反復デコーダを生成する。まず、誤り訂正符号及び誤り訂正符号用の反復デコーダが、本方法によって受信される。反復デコーダに基づいて誤り訂正符号用に複数のグループシャッフルサブデコーダが構築される。次いで、複数のグループシャッフルサブデコーダが結合されてレプリカ結合グループシャッフル反復デコーダにされる。
（もっと読む）

【課題】 低密度パリティ検査符号の復号装置において、チェックノードの計算を効率的に行う方式を提供する。
【解決手段】 符号語ビットに対応する変数ノードの計算を行う変数ノード関数手段１０３と、パリティ検査行列の行に対応するチェックノードの計算を行うチェックノード関数手段１０４と、これら変数ノード関数手段１０３およびチェックノード関数手段１０４の出力を格納するメッセージメモリ手段１０１と、チェックノードの計算に付加した計算の値を格納する補助メモリ手段１０２と、これらの手段を制御する制御手段１０５とを含んで構成される。チェックノードの計算は逐次的に処理される。その逐次処理において、１回のチェックノードの計算に簡単な計算が付加される。その付加計算結果は補助メモリ手段１０２に格納され、次回のチェックノードの計算に事前計算値として用いられる。 （もっと読む）

【課題】製品コードを復号するための復号装置と、これを用いる復号方法とが提供される。
【解決手段】復号装置は、消去フラグプロセッサと、デコーダと、信頼性フラグプロセッサとを備える。消去フラグプロセッサは、複数の信頼性フラグに従って、各消去フラグに対して特定値もしくは非特定値を設定する判定を行い、ここで各記号は信頼性フラグと、それに応じた消去フラグとをもち、各信頼性フラグは信頼性フラグ値をもつ。消去フラグに対して誤差記号を修正するため、このデコーダは消去フラグプロセッサに結合されており、修正された記号を出力する。消去フラグと修正された記号とに従って信頼性フラグの信頼性フラグ値を再設定するため、消去フラグプロセッサとデコーダとの両方に信頼性フラグプロセッサが結合される。 （もっと読む）