【課題】ＡＭ−ＰＭ歪みを効果的に抑制することができ、小型で低コストの増幅器を提供する。
【解決手段】ドハーティ増幅器において、入力分配回路２の前段に前置歪み補償回路７が、また、ピーク増幅器４の前段に、置歪み補償回路９が夫々設けられている。入力端子１からの入力信号は、入力分配回路２により、キャリア増幅器３とピーク増幅器４とに分配され、キャリア増幅器３が飽和するまでは、キャリア増幅器３のみで増幅され、キャリア増幅器３が飽和すると、入力信号のキャリア増幅器３が飽和するレベル以上のピーク部分がピーク増幅器４で増幅されるが、キャリア増幅器３で生ずるＡＭ−ＰＭ歪みは前置歪み補償回路７で補償され、ピーク増幅器４で生ずるＡＭ−ＰＭ歪みは前置歪み補償回路７と前置歪み補償回路９とで補償される。 （もっと読む）

【課題】 ドハチィ増幅器を高利得化したときの電源効率を改善する。
【解決手段】 ＡＢ級で動作する増幅回路４と、ＢまたはＣ級で動作する増幅回路５と、増幅回路４から伝送線路６４を経由して増幅回路５の出力を合成する合成点６２を有する回路を備えたドハチィ増幅器において、増幅回路４及び増幅回路５の前段にＡＢ級とＣ級のプリアンプ９１、９２を設けて増幅器全体の効率を向上させた。これにより、ドハチィ増幅器の前に共通のプリアンプを接続するよりも、分配に係る損失の絶対レベルが減るので、高効率かつ低歪となる。 （もっと読む）

【課題】非対称電力駆動を用いて高効率を維持しながら最適の線形性を達成するドハーティ増幅器を提供する。
【解決手段】非対称電力駆動器５００，伝送ライン５０２，互いに並列に連結されているキャリア増幅器５０４及びピーク増幅器５０６、オフセットライン５０８，第１λ／４伝送ライン５１０，及び第２λ／４伝送ライン５１２から構成される。 （もっと読む）

【課題】 正確なリニアリティが得られる高周波用の高効率増幅器、およびその信号処理方法を実現する。
【解決手段】 メインアンプ１にピーキングアンプ２の出力を合成して出力するドハティアンプにおいて、レベル比較器８は、入力信号と出力信号の信号レベルを測定して利得のリニアリティを調べ、入力信号のレベルが変化しても利得が一定になる制御をするバイアス信号を振幅制限器４を介してピーキングアンプ２へ出力する。 （もっと読む）

【課題】 回路規模を増大させたり製造コストを高くすることなく、電力効率の高効率化及び高線形化を実現することができるドハティ増幅器を提供する。
【解決手段】 入力端子から入力されたＲＦ信号は分配器１によって２つの経路に分配される。入力電力が少ないときはキャリア増幅器２のみによって線形増幅が行われて増幅されたＲＦ信号の電力は出力端子より送出される。入力電力が所定の値より多くなると、キャリア増幅器２及びピーク増幅器６によって増幅された電力が合成器９で合成されて出力端子より送出される。このとき、ピーク増幅器６の前段の位相調整器５と後段のインピーダンス変換器８とにより、キャリア増幅器２からみた負荷インピーダンスＲ_ＬをＮ−Ｗａｙドハティ増幅器のように減少させて電力増幅の最適動作を行わせる。これによって、ドハティ増幅器における電力増幅効率の高効率及び高線形化を実現することができる。
（もっと読む）

【課題】 分配ロスを発生せず、高利得を得ることが可能な高周波ドハティ増幅器を提供すること。
【解決手段】 バラン１０２は、入力された高周波信号の電力が所定値未満の場合には、高周波信号を主増幅器１０２のみに出力し、一方、電力が所定値以上の場合には、高周波信号を主増幅器１０３と補助増幅器１０４に分配して出力するようにインピーダンスが調整される。主増幅器１０３及び補助増幅器１０４は、バラン１０２から入力された高周波信号を増幅する。バラン１０５は、主増幅器１０３から増幅されて出力された高周波信号と、補助増幅器１０４から増幅されて出力された高周波信号を合成する。 （もっと読む）

【課題】 広い周波数帯域に渡って、線形性に優れ、高効率の動作が可能なドハティアンプを提供する。
【解決手段】 ドハティアンプにおいて、入力電力検出回路１１３，１１４および、ピークアンプ１０２の出力側に、可変容量ダイオード１１５とλ／４線路１０８を付加し、検出された入力電力にしたがって可変容量ダイオード１１５の容量値を変化させ、出力合成部１１０からピークアンプ１０２を見たインピーダンスを実質的にオープンにする。 （もっと読む）

【課題】 送信信号のスロット数が変わった場合にＡＢクラスで増幅動作していても歪み特性を悪化させることが少ない高周波増幅装置を提供する。
【解決手段】 この発明の高周波増幅装置には、増幅素子のMOS-FET101が配置されている。そのドレインDにはストリップライン112による整合パターンを介してドレイン電源が供給され、ソースにはソース電圧が印加されている。そして、整合パターンとドレイン電源を接続するライン上にあって、前記高周波信号で整合パターン側からドレイン電源側を見た場合にオープン状態に見える位置に配置された第１のコンデンサ107を有するとともに、ビート成分を最小にさせる位置で整合パターンに配置された第２のコンデンサ113を有する。第２のコンデンサは、第１のコンデンサと協働して、整合パターンに現れるビート成分を最小にするので、MOS-FETのドレイン電流は安定し、出力に現れる歪み成分は少なくなる。
（もっと読む）