【課題】発振の定常状態における発振波形の歪みを低減すること。
【解決手段】コルピッツ発振回路本体１０と、そのコルピッツ発振回路本体１０の発振トランジスタＱ１のエミッタとコレクタの差電圧の最小値ＶＬを検出する最小値検出回路２０と、該最小値検出回路２０で検出された最小値ＶＬと発振トランジスタＱ１のコレクタ・エミッタ間飽和電圧Ｖce_satとを比較する判定回路３０とを備え、判定回路３０の判定結果に応じて発振トランジスタ１０のベース電圧を制御し、発振トランジスタＱ１のコレクタ・エミッタ間電圧が飽和領域に入らないようする。 （もっと読む）

【課題】出力波形の歪みを低減する水晶発振回路を提供する。
【解決手段】正・負電源ライン間に接続されたｎＭＯＳＭ４・ｐＭＯＳＭ５と、ｎＭＯＳＭ４・ｐＭＯＳＭ５にバイアスを与えるｎＭＯＳＭ２・ｐＭＯＳＭ３と、ｎＭＯＳＭ４・ｐＭＯＳＭ５の中心点と正・負電源ライン間に接続されたキャパシタＣ２２・Ｃ２４と、正・負電源ライン間に接続されたｎＭＯＳＭ１４・ｐＭＯＳＭ１５と、ｎＭＯＳＭ１４・ｐＭＯＳＭ１５にバイアスを与えるｎＭＯＳＭ１２・ｐＭＯＳＭ１３と、ｎＭＯＳＭ１４・ｐＭＯＳＭ１５の中心点と正・負電源ライン間に接続されたキャパシタＣ２３・Ｃ２５と、ｎＭＯＳＭ２・ｐＭＯＳＭ３の中心点とｎＭＯＳＭ１２・ｐＭＯＳＭ１３の中心点との間に接続された水晶振動子Ｘ１とを備える。 （もっと読む）

【課題】圧電発振器の低電源電圧化に対応可能とすると共に、安定した性能を有する圧電
発振器を提供することを目的とする。
【解決手段】圧電発振器１は、コルピッツ型の発振回路２と、発振回路２が出力する発振
信号より基本波周波数を濾波し、即ち通過させるフィルタ回路３と、発振回路２とフィル
タ回路３との間に接続されたダイオードＤ１とにより構成し、圧電発振器１には、ノイズ
を除去するためのバイパスコンデンサＣ５を介して電源電圧（Ｖｃｃ）を印加している。
本発明においては、発振回路２とフィルタ回路３とをダイオードＤ１を経由して接続した
。 （もっと読む）

【課題】静電破壊耐性が高く、且つ、放電性能が優れた保護回路を提供する。
【解決手段】本発明の保護回路は、ドレインが外部端子に接続され、ゲートとソースとバックゲートが電源線４に接続されたＰＭＯＳトランジスタＰ１と、ゲートとソースとバックゲートが外部端子１に接続され、ドレインが接地線５に接続されたＰＭＯＳトランジスタＰ２とを備えている。 （もっと読む）

【課題】小型化で異常発振の発生を抑制できる逓倍発振回路を提供する。
【解決手段】水晶振動子Ｙ１を有し所定の周波数で発振する水晶発振回路１１と、水晶発
振回路１１の発振出力に含まれる所定の高調波出力に同調する同調回路１３と、増幅用ト
ランジスタＱ２とこの増幅用トランジスタＱ２コレクタ−ベース間に接続され自己バイア
ス機能とデカップリング機能を有する抵抗Ｒ４と、増幅用トランジスタＱ２コレクタに接
続され、増幅用トランジスタＱ２から出力される所定の高調波出力に同調する同調回路１
５と、同調回路１３と同調回路１５との間を結合する結合コンデンサＣ６とを備えるよう
にした。 （もっと読む）

【課題】 ＩＣの小型化、集積化に寄与し、より高い周波数の信号を安定して発生することができる発振回路を提供する。
【解決手段】 発振回路は、所定の共振周波数で共振する圧電振動子１０と、差動接続された少なくとも一対の能動素子を有する差動増幅器と、を含み、圧電振動子１０は一対の能動素子の間に接続されている。ここで、能動素子は電界効果トランジスタであり、圧電振動子１０は、電界効果トランジスタのドレイン間またはゲート間に接続されていてもよい。 （もっと読む）

【課題】 用途に応じて出力波形を変更することができる水晶発振器を提供する。
【解決手段】 水晶振動子２と発振回路とを備えた水晶発振器８において、複数の異なる波形を出力する複数の波形出力回路１０〜１２と、発振回路８の出力回路として、複数の波形出力回路１０〜１２からの何れか一つを選択するスイッチＳＷ１ａ、ＳＷ１ａ〜ＳＷ３ａ、ＳＷ３ｂと、スイッチＳＷ１ａ、ＳＷ１ａ〜ＳＷ３ａ、ＳＷ３ｂを選択するためのデータを記憶する内部メモリ回路６とを備えるようにした。 （もっと読む）

【課題】振幅が制御された差分信号を出力すると共にＤＣレベルを制御する、低ノイズ且つ高安定なクリスタルオシレータを実現する回路、方法および装置を提供する。
【解決手段】クリスタルオシレータ回路であって、フィードバックループを２つ有する。一方はクリスタルオシレータ信号のＤＣレベルを設定するために用いられ、他方はクリスタルオシレータ信号の振幅を調整するために使用される。ＤＣレベル設定フィードバックループは、オシレータ信号のＤＣ成分を２つの供給電圧の間に収まるように設定することができる。振幅制御ループは、クリスタルオシレータの出力信号の振幅を一定の範囲内に収める。振幅は、供給電圧をクリッピングすることなく安定性を高めジッタを低減することができる範囲内でスイングが最大となるように設定することができる。振幅制御回路は、ノイズ性能を改善するべくデジタル回路としてもよい。上記２つのループの時定数は、不安定化を避けるために分離してもよい。 （もっと読む）

【課題】 対雑音に高い耐性をもつ差動回路を用いても、電源ノイズΔＶに起因するジッタ特性を改善することはできなかった。
【解決手段】 水晶発振器回路は、水晶発振子（Ｘ０）を接続する第１端子（Ｘ１）及び第２端子（Ｘ２）と、第１増幅回路（１）と、第２増幅回路（２）とを具備する。第１増幅回路（１）は、第１端子（Ｘ１／ＯＵＴ１）に入力を接続し、第２端子（Ｘ２／ＯＵＴ２）に出力を接続する。第２増幅回路（２）は、第２端子（Ｘ２／ＯＵＴ２）に入力を接続し、第１端子（Ｘ１／ＯＵＴ１）に出力を接続する。水晶発振器回路は、第１端子（Ｘ１／ＯＵＴ１）と第２端子（Ｘ２／ＯＵＴ２）とを差動出力ノードとする。水晶発振器回路は、第１端子（Ｘ１／ＯＵＴ１）から正電源（ＶＣＣ）、負電源（ＶＳＳ）をみたインピーダンスの比と、第２端子（Ｘ２／ＯＵＴ２）から正電源（ＶＣＣ）、負電源（ＶＳＳ）をみたインピーダンスの比が等しくなるように構成される。 （もっと読む）

【課題】所定のエージング特性をもつ圧電発振器を構成するために、水晶振動子と発振増幅用トランジスタを含む発振回路のほかに、増幅回路用と整流回路用とにトランジスタ各１個を必要とし、その他に整流用のダイオードを用いる回路構成となっており、回路が複雑で小型化、低コスト化の妨げとなっている。
【解決手段】発振回路１は水晶振動子Ｘ１、コンデンサＣ１、Ｃ２、Ｃ３により形成される発振ループと、発振用のトランジスタＱ１とで構成されるピアース型発振回路とし、前記発振用トランジスタＱ１のエミッタと共通の電位のエミッタをもつトランジスタＱ２によるベース接地型の増幅回路２で発振回路出力を増幅する。このトランジスタＱ２のコレクタ信号を、前記発振回路１のコンデンサＣ１と水晶振動子Ｘ１の直列回路の接続中点に帰還することによって前記水晶振動子Ｘ１の励振レベルを抑圧制御する。 （もっと読む）

【課題】 コルピッツ型水晶発振器の発振を確実にすると共に位相雑音を改善する手段を得る。
【解決手段】 トランジスタのベース−接地間に水晶振動子を接続し、ベース−接地間に第１及び第２の容量を直列接続した回路を接続し、エミッタ−接地間に第１の抵抗を接続し、第１及び第２の容量の中点とエミッタ間に周波数選択素子を接続して構成したコルピッツ型水晶発振器であって、前記周波数選択素子に電界効果トランジスタのドレイン及びソースを並列接続し、ゲート接地間に第２の抵抗を接続し、ゲート電−源間に第３の容量を接続して圧電発振器を構成する。 （もっと読む）

【課題】多層基板構造を工夫して各機能グループのグランドの電位を安定化させ、かつ、ノイズを生じさせないようにして、ジッタの少ないクロック変換器を実現する。
【解決手段】各機能グループとして分離されたＡグループ１、Ｂグループ２、Ｃグループ３、Ｄグループ４中の回路部品は、それぞれ対応して設けられている第１層のグランドパターンに接続され、かつスルーホールを通して第３層の電源層に接続されている。各グランド層は共通化または分離される。各機能グループの第１層のグランドパターンは他の機能グループのグランドパターンから共通化または分離されているので、その電位は常に安定している。また、各機能グループ中の部品は第２層の第１グランド層、第４層の第２グランド層から離れているのでノイズの影響を受けない。 （もっと読む）