【課題】ＤＣから５ＧＨｚまでの広帯域の歪みのない利得可変増幅器を実現する。
【解決手段】入力段に配置された入力バッファ増幅器１１と、出力段に配置された出力バッファ増幅器１２と、それぞれの出力端ＯＡ１〜ＯＡｎが出力バッファ増幅器１２の入力端Ｉ１２に、それぞれ、接続された中間増幅器Ａ１〜Ａｎを有する。また、それぞれの中間増幅器の入力端ＩＡ１〜ＩＡｎと接地との間に、それぞれ、接続された、制御抵抗Ｒａ１〜Ｒａｎとバイポーラトランジスタから成るスイッチ素子ＳＷａ１〜ＳＷａｎとの直列接続回路と、入力バッファ増幅器１１の出力端と、それぞれの中間増幅器の入力端との間に直列に配設され、入力バッファ増幅器の出力信号の減衰量を段階的に変化させる負荷抵抗群Ｒｓ１〜Ｒｓｎとを有する。中間増幅器の一つを選択的に動作させることにより、動作させる中間増幅器に入力する信号の減衰量を、段階的に変化させる。 （もっと読む）

【課題】機器の使用状況に応じて省電力化を図ることができる高周波機器を提供する。
【解決手段】高周波機器は、高周波信号を減衰する利得調整部１と、高周波信号を増幅する後段アンプＡ２と、後段アンプＡ２をバイパスするバイパスラインＬＮ２と、後段アンプＡ２とバイパスラインＬＮ２のどちらに高周波信号を伝送するかを選択する電子スイッチＳＷ１およびＳＷ２とを備え、利得調整部１の調整操作量が所定量未満である場合に、利得調整部１の利得減衰量の絶対値が利得調整部１の調整操作量に応じた値になり、後段アンプＡ２が選択され、後段アンプＡ２がオン状態になり、利得調整部１の調整操作量が所定量以上である場合に、利得調整部１の利得減衰量の絶対値が最小になり、バイパスラインＬＮ２が選択され、後段アンプＡ２の電源がオフ状態になる。 （もっと読む）

【課題】信号の広帯域化を図る。
【解決手段】入力信号に対し、それぞれ所望の減衰量を設定可能なゲイン切り替え部ＧＣｋ（ｋ＝１〜ｎ、ｎは２以上の整数）と、ゲイン切り替え部ＧＣｋの出力をそれぞれ入力に接続し、出力を共通に接続する入力差動対ＴＸｋと、それぞれのゲイン切り替え部ＧＣｋの減衰量及びそれぞれの入力差動対ＴＸｋの活性化を制御するスイッチ制御回路１０３と、を備え、ゲイン切り替え部ＧＣｋは、入力信号を一端に受け、他端を入力差動対ＴＸｋの入力端に接続する抵抗素子ＲＰｋＡと、スイッチ制御回路１０３によってオンオフが制御されるスイッチ素子ＳＷＰｋｊ（ｊ＝１〜ｍ、ｍは２以上の整数）と、一端を抵抗素子ＲＰｋＡの他端に接続し、他端をそれぞれスイッチ素子ＳＷＰｋｊを介して基準電圧ＶＲＥＦに接続する抵抗素子群ＰＲｋと、を備える。 （もっと読む）

増幅回路（１０）は、ドライバ出力部（１３）を有するドライバ段（１１）を含む。さらに、増幅回路（１０）はセンサ（１２）を含む。センサ（１２）は、モード信号（ＳＭＯＤＥ）を受け取るための制御入力部（１６）を有する、可変減衰器（１５）を含む。センサ（１２）のセンサ出力部（１４）は、可変減衰器（１５）を介してドライバ出力部（１３）に接続される。センサ信号（ＳＥ＿ＲＦＯＵＴ）は、センサ出力部（１４）において与えられる。
（もっと読む）

【課題】ゲインをほぼ同一の割合で可変できる増幅回路を提供する。
【解決手段】所定のゲインＧａが最大のゲインＧｂを最小のゲインＧｂで除算して算出されるアンプ６０のゲイン可変範囲Ｙで除算されると、その所定のゲインＧａの次に小さいゲインＧａが算出されるように、第一の可変抵抗１０と帰還抵抗２０と第二の可変抵抗４０と帰還抵抗５０とは回路設計されることにより、ゲインＧはほぼ同一の割合で可変できる。 （もっと読む）

【課題】ＩＣ内部でのチップ占有面積の増大を軽減すること。
【解決手段】ダイレクト・アップ・コンバージョン送信機は、第１と第２のベースバンド可変利得増幅器１０８＿Ｉ、Ｑ、第１と第２の送信ミキサ１０９＿Ｉ、Ｑ、加算器１１０、ＲＦ可変利得増幅器１１１、電圧制御発振器１１２、９０度位相シフタ１１３、制御部１１４、Ｄ／Ａ変換器１１５を具備する。第１と第２のベースバンド信号可変利得増幅器１０８＿Ｉ、Ｑの入力端子には、一対の送信用ベースバンド信号Ｉ、Ｑが供給される。制御部１１４から小さなビット数の利得制御信号が第１と第２の可変利得増幅器１０８＿Ｉ、Ｑに供給され、ゲインが設定される。制御部１１４から大きなビット数を有するＲＦ制御信号が、Ｄ／Ａ変換器１１５に供給される。Ｄ／Ａ変換器１１５から生成されるアナログＲＦ制御信号が、ＲＦ可変利得増幅器１１１に供給され、ゲインが設定される。 （もっと読む）

【課題】ＭＯＳトランジスタを製造するのに複雑かつ高度な製造プロセスが必要であった
。
【解決手段】直列接続されている複数の抵抗器と、複数のＭＯＳトランジスタと、複数の
スイッチと、を含み、制御信号が、ＭＯＳトランジスタを導通にするオン電圧であるとき
、スイッチは、ＭＯＳトランジスタのバックゲートにソースの電圧を印加し、かつ、第ｉ
のＭＯＳトランジスタは、ゲートに印加されたオン電圧に応答して導通し、制御信号が、
第ｉのＭＯＳトランジスタを遮断にするオフ電圧であるとき、スイッチは、ＭＯＳトラン
ジスタのバックゲートに基板電圧を印加し、かつ、ＭＯＳトランジスタは、ゲートに印加
されたオフ電圧に応答して遮断する。 （もっと読む）

【課題】光ディスクメディアの高密度化及び高倍速化により、複数のゲイン切り替えを持ち、かつ、良好な高周波特性を有する受光増幅装置が必要とされている。
【解決手段】受光素子１と、受光素子１からの電流を増幅する増幅回路２とを備えた受光増幅装置であって、増幅回路２は入力と出力との間に帰還抵抗回路を備え、前記帰還抵抗回路は、抵抗２２と可変抵抗とを備え、抵抗２２の一端は、受光素子１と増幅回路２の入力との接続点に接続され、抵抗２２の他端は、前記可変抵抗の一端に接続され、前記可変抵抗の他端は、増幅回路２の出力に接続されている。 （もっと読む）

【課題】チューニング回路を必要とせずに位相遅れのばらつきを抑制可能な可変抵抗器を提供する。
【解決手段】シリコン基板上に形成され、入力端子と出力端子との間の抵抗値が変化する可変抵抗器において、前記入力端子にそれぞれの一端が共通に接続される複数の第１の抵抗Ｒと；前記第１の抵抗よりも小さな抵抗値を持ち、前記第１の抵抗の他端にそれぞれの一端が共通に接続される複数の第２の抵抗ｒと；前記入力端子と前記出力端子との間に挿入され、前記第１の抵抗から１つの抵抗を選択し、選択した第１の抵抗の他端に接続されている第２の抵抗から少なくとも１つの抵抗を選択するスイッチ部と；を具備する。 （もっと読む）

【課題】 プログラマブル利得増幅器（ＰＧＡ）回路は利得調節回路と利得選択回路とを包含しており、それらは両方共増幅器の出力へ結合されている。
【解決手段】 該利得選択回路は該増幅器へのフィードバックを完結し、一方該利得調節回路は該利得選択回路の利得をブースト又はカットする構成とされている。該利得調節回路はＰＧＡ回路の全体的な利得に対するトリム調節として構成することが可能であり、その場合に異なるトリム調節をルックアップテーブル等から各利得設定に対してマップさせることが可能である。その他の例示的実現例においては、該ＰＧＡ回路は、デューティサイクル、パルス幅、又はデルタ・シグマ変調に従って種々の利得設定間において全体的な利得がブレンドされるように変調スキームを使用して複数の利得設定の間で周期的にスイッチすることが可能であり、該ＰＧＡ回路の全体的な利得に関して時間平均効果を与える。 （もっと読む）

【課題】 プログラマブル利得増幅器（ＰＧＡ）回路は利得調節回路と利得選択回路とを包含しており、それらは両方共増幅器の出力へ結合されている。
【解決手段】 該利得選択回路は該増幅器へのフィードバックを完結し、一方該利得調節回路は該利得選択回路の利得をブースト又はカットする構成とされている。該利得調節回路はＰＧＡ回路の全体的な利得に対するトリム調節として構成することが可能であり、その場合に異なるトリム調節をルックアップテーブル等から各利得設定に対してマップさせることが可能である。その他の例示的実現例においては、該ＰＧＡ回路は、デューティサイクル、パルス幅、又はデルタ・シグマ変調に従って種々の利得設定間において全体的な利得がブレンドされるように変調スキームを使用して複数の利得設定の間で周期的にスイッチすることが可能であり、該ＰＧＡ回路の全体的な利得に関して時間平均効果を与える。 （もっと読む）

【課題】スイッチの数を減らす。スイッチのオン抵抗による精度劣化を防止する。
【解決手段】演算増幅器９の非反転入力端子を信号入力端子１に接続し、出力端子を信号出力端子１０に接続し、出力端子と反転入力端子の間に帰還回路を接続して利得可変増幅器を構成する。帰還回路は、演算増幅器９の出力端子に直列接続された減衰部４〜７と、スイッチＳ３〜Ｓ７と抵抗Ｒ１〜Ｒ５とからなる切替部８と、減衰部３と、減衰部３の減衰量を選択するスイッチＳ２１〜Ｓ２８と、減衰部１と、減衰部１の減衰量を選択するスイッチＳ１１〜Ｓ１８を備える。スイッチＳ３〜Ｓ７は同じオン抵抗、抵抗Ｒ１〜Ｒ５は同じ抵抗値である。 （もっと読む）

【課題】 入力信号レベルの大小の影響を受け難くしたＡＧＣ回路を提供する。
【解決手段】 入力信号Ｖinが入力される入力端子１１ｇ、少なくとも第１の抵抗ＲＡを介してグランドに接続される接地端子１１ｓおよび少なくとも第２の抵抗ＲＢを介して電源Ｖccに接続されるとともに前記入力信号Ｖinを増幅して出力する出力端子１１ｄを備えた増幅素子１１と、前記増幅素子１１の後段に設けられ且つ入力信号の強弱に応じたＡＧＣ電圧をアナログ電圧として出力するＡＧＣ電圧発生部１５と、前記ＡＧＣ電圧を所定のビット数からなるＡＧＣ制御信号Ａ０〜Ｂ２にデジタル変換する信号変換部１４と、前記第１の抵抗ＲＡを含む接地端子側のインピーダンスＺＡを可変して利得を調整する電流負帰還回路１２と、前記第２の抵抗ＲＢを含む出力端子側のインピーダンスＺＢを可変して利得を調整する電圧分割回路１３と、を有するものとした。 （もっと読む）

【課題】 スイッチのオン抵抗による誤差を削減する。
【解決手段】 信号入力端子１に入力側が接続された第１の減衰部２と、該第１の減衰部２の出力側と出力バッファ８の入力側との間に接続された第１のスイッチＳ１と、第２の減衰部３と、該第２の減衰部３の出力側と出力バッファ８の入力側との間に接続された第２のスイッチＳ２と、信号入力端子１に直列接続された３個の減衰部４，５，６と、該３個の減衰部４，５，６の各々の出力側と前記第２の減衰部３の入力側との間に接続された切替部７とで構成する。前記切替部７は、前記３個の減衰部４，５，６の出力側に一端を接続し他端を前記第２の減衰部３の入力側に接続する抵抗とスイッチの３個の直列回路（Ｒ１とＳ３，Ｒ２とＳ４，Ｒ３とＳ５）と、該３個の直列回路の他端と接地間に直列に接続された抵抗とスイッチの１個の直列回路（Ｒ４とＳ６）からなる。抵抗Ｒ１〜Ｒ４は同一抵抗値、スイッチＳ１〜Ｓ６は同一オン抵抗にする。 （もっと読む）