説明

Fターム[5J500WU07]の内容

増幅器一般 (93,357) | 電力増幅器の特殊な構成 (806) | エミッタ出力(ソース出力) (14)

Fターム[5J500WU07]に分類される特許

1 - 14 / 14


【課題】正確な出力電圧を得る事ができる位相補償回路を有するボルテージレギュレータを提供する。
【解決手段】位相補償回路を出力トランジスタのゲートに接続される第一の定電流回路と、ドレインが出力トランジスタのゲートに接続された第一のトランジスタと、ドレインが第一のトランジスタのゲート及び第二の定電流回路及び抵抗に接続され、ゲートが抵抗及び第一の容量に接続される第二のトランジスタと、もう一方が出力端子に接続される第一の容量で構成する。こうすることで、差動増幅回路の出力端子から第一のトランジスタのドレインへ電流が流れる事を防止することができ、差動増幅回路の入力トランジスタに発生するオフセット電圧が低減され、正確な出力電圧を得ることできる。 (もっと読む)


【課題】元のパルス変調されたパルス信号を、パルス系列を維持した上で増幅することを可能にする。
【解決手段】本開示の一形態に係る増幅器100は、パルス信号を分離する分離部120と、各分離パルス信号に含まれる最も狭いパルス幅の2倍以上のパルス幅を有する第1、第2低速パルス信号を生成する生成部130とを備える。その増幅器100は、第1分離パルス信号に対応する第1と第2低速パルス信号の論理積を第1出力パルス信号として出力する第1スイッチングアンプ群140と、第2分離パルス信号に対応する第1と第2低速パルス信号の論理積を第2出力パルス信号として出力する第2スイッチングアンプ群140とを備える。その増幅器100は、記第1出力パルス信号と前記第2出力パルス信号との論理和を出力する出力部150とを備える。 (もっと読む)


【課題】容量性の負荷を駆動する電力増幅回路において、損失を低減させる。
【解決手段】電力増幅回路は、入力信号Vin,Vipを増幅して出力信号を生成して容量性の負荷である圧電スピーカ120を駆動する前段増幅回路110およびBTL接続増幅回路140と、BTL接続増幅回路140の消費電流を検出する電流計測部131と、電流計測部131の検出結果とコンパレータ132の出力信号に応じて、BTL接続増幅回路140に供給する電源電圧を制御する制御部130とを備える。 (もっと読む)


【課題】容量性の負荷を駆動する電力増幅回路において、損失を低減させる。
【解決手段】電力増幅回路は、入力信号Vin,Vipを増幅して出力信号を生成して容量性の負荷である圧電スピーカ120を駆動する前段増幅回路110およびBTL接続増幅回路140と、制御部130とを備える。制御部130は、入力信号又は出力信号の周波数を検出し、周波数の検出結果とコンパレータ132の出力信号に応じて、BTL接続増幅回路140に供給する電源電圧を制御する。 (もっと読む)


【課題】D級アンプを有していながら、電気的構成が複雑なHブリッジドライバや出力フィルタを必要とせず、トロイダルコアやコイルも不要にして、小型で磁気飽和による歪を無くすことができるスピーカを得る。
【解決手段】磁界の変動に応じて変位する超磁歪部材20と、超磁歪部材20の周囲に間隔を設けて配置され、駆動電流に応じて超磁歪部材20の変位方向に沿った向きの磁界を発生するコイルと、超磁歪部材20の一端に支持された振動板30と、コイルに駆動電流を供給するD級アンプと、を備え、コイルは、D級アンプのアップ側駆動電流で駆動されるアップ側コイル22と、D級アンプのダウン側駆動電流で駆動されるダウン側コイル24を備えている。 (もっと読む)


【課題】 保護回路/方法において、トランジスタの異常に起因する定電流回路の破壊を防止する。
【解決手段】 保護回路/方法において、スピーカの直流電圧を検出し、検出したスピーカの直流電圧が異常であるか否かを判別し、判別した結果、スピーカの直流電圧が正常である場合には、電気信号を定電流回路とトランジスタによって増幅してスピーカを駆動し、スピーカの直流電圧が異常である場合には、定電流回路への電力供給を停止する。 (もっと読む)


【課題】定電圧増幅器で用いられる出力オフセット電圧除去用の直流帰還回路の定数および回路構成を見直す事でスピーカーの最低共振周波数周辺で発生する再生音圧の低下を補償する。スピーカーの重低音再生を実現する。
【解決手段】低周波領域の裸利得を極めて大きく設計した差動増幅器に反転積分型直流帰還回路(3)を組み合わせる。スピーカーの最低共振周波数周辺では機械インピーダンスが上昇する事で誘導性負荷としての性質が顕在化する為、差動増幅器出力は電圧位相が遅れる。反転積分型直流帰還回路(3)は遮断周波数以上での電圧位相が90度程度進むので、遮断周波数をスピーカーの最低共振周波数周辺に設定する事で正帰還が可能となる。直流帰還量を適切な値とする事で最低共振周波数周辺での増幅器動作を定電流増幅器に類似なものとして再生音圧の低下を補償する。 (もっと読む)


【課題】ダイオードを利用して、複数の入力信号の混信を防ぐ回路を提供する。
【解決手段】初段の真空管のバイアス抵抗とアース間にダイオードを接続して左右チャンネルの入力信号を混信させないことを特徴とする入力回路 (もっと読む)


【課題】外付けキャパシタおよびそのための集積回路パッケージ上の専用デバイスピンを必要とすることなく、また、始動時出力電圧オーバーシュートを生ずることなく動作するアナログソフト始動回路付きの電圧調整器を提供する。
【解決手段】アナログランプ(鋸歯状波)電圧発生回路120と開ループアナログ電圧クランプ回路130とを含むスイッチング型電圧調整器100(例えばバック(buck)電圧変換器)。ランプ電圧発生回路はごく低レベルの安定電流信号を生ずる2段分流器回路と、上記低レベル電流信号に応答してランプ電圧信号を生ずる比較的小さい集積回路化したキャパシタを備える積分回路とを有する。アナログ電圧クランプ回路130は、調整ずみ出力電圧を、ランプ電圧信号が増加して所定電圧に達し、調整ずみ出力電圧が所望のソフト始動特性を発揮するまでランプ電圧にクランプする。 (もっと読む)


【課題】 容量性負荷に接続された場合であっても省電力効果を損なうことなく、さらにスリープモードに対応可能することができる出力回路を提供すること。
【解決手段】 入力信号をバッファーして負荷回路へ出力するドライバ部と、このドライバ部の出力に接続された可変電流源とを備えた出力回路において、前記ドライバ部でドライブされる電流を検出する電流検出部と、前記電流検出部による検出結果に応じたバイアスを前記可変電流源に供給することにより前記可変電流源の電流値を可変とするバイアス回路と、前記電流検出部と前記バイアス回路との間に接続されるコンデンサと、を備え、前記バイアス回路は、前記ドライバ部でドライブされる電流が増加すると前記可変電流源の電流値を減少させ、前記ドライバ部でドライブされる電流が減少すると前記可変電流源の電流値を増加させる。 (もっと読む)


【課題】 出力変調波形に歪みが生じない、高効率のEER法の送信機を提供する。
【解決手段】 変調信号を振幅成分と位相成分に分離し、高周波電力増幅器110の高周波入力端子および電源電圧端子から入力するEER法の送信機において、高周波電力増幅器110の2段以上のアンプ108,109で合成される位相成分と振幅成分が最適に合成されるようにそれぞれに遅延時間を補正できる遅延時間補正手段104を設けた構成とする。その結果、各段のアンプ108,109において合成誤差を低減し、出力波形の歪み成分を低減することができる。 (もっと読む)


【課題】高速で低コストのSiGeバイポーラトランジスタを高速電力増幅器に効果的に使用できるようにする方法及び装置の提供。
【解決手段】大電力・高周波(1〜100GHz)の電力増幅器(18)は、SiGeトランジスタを使用して形成される。差動共通エミッタ増幅器部は電圧増幅を供給し、増幅の全電圧振幅を個々のトランジスタ(T〜T)の降伏電圧の2倍にできる。電流増幅は、差動共通エミッタ増幅器部とカスコード接続された差動共通エミッタ増幅器部により供給される。カスコード接続された適当に選択された共振器は、増幅器の作動周波数で回路の電流負帰還を共振させ、増幅器が作動周波数で大出力電力を供給することができる。 (もっと読む)


【課題】保証外インピーダンス負荷時には、その不適切な接続を検出し、不感帯領域で使用されることを未然に防ぐことができるパワーアンプ保護装置を提供する。
【解決手段】 スピーカ36を駆動する駆動手段30と、前記スピーカ30が接続されるスピーカ端子32と34と、前記スピーカ36が接続された該スピーカ端子32と34に検出用直流電流を供給する電源部46aを有し、当該検出用直流電流に基づく前記スピーカ端子32と34間の電圧を検出電圧信号として出力する負荷インピーダンス検出手段46と、前記検出電圧が所定範囲内にあるか否かを判定する判定手段42と、前記駆動手段30と前記スピーカ端子32と34との間に設けられ、前記判定信号に基づいて、前記駆動手段30と前記スピーカ端子32と34との間をオンオフ制御するオンオフ制御手段38と、を備える。 (もっと読む)


この駆動回路(1)は、電源電位(VDD)のラインと出力ノード(N2)との間に接続された第1N型トランジスタ(10)と、電源電位(VDD)のラインと第1N型トランジスタ(10)のゲートとの間に接続されたP型トランジスタ(8)と、第1N型トランジスタ(10)のゲートと所定のノード(N9)との間にダイオード接続された第2N型トランジスタ(9)と、所定のノード(9)の電位(VM)が入力電位(VI)に一致するようにP型トランジスタ(8)のゲート電位を制御する差動増幅回路(2)とを備える。
(もっと読む)


1 - 14 / 14