【課題】CMOS伝送回路において、レシーバの動作を不安定にしたり不要輻射を放出したりするリンギングの発生を抑制した電気信号の伝送回路を提供する。
【解決手段】本発明の一態様は、CMOSドライバと伝送線とCMOSレシーバとを有する電気信号の伝送回路において、CMOSドライバのPMOS FET１と並列にアノード電極がドライバ出力端子につながれるように第１のダイオード６を接続し、CMOSドライバのNMOS FET２と並列にカソード電極がドライバ出力端子につながれるように第２のダイオード７を接続し、PMOS FET１のデバイストランスコンダクタンスと第１のダイオード６の(飽和電流)/(理想係数×熱電圧)^２とが等しくなるようにし、NMOS FET２のデバイストランスコンダクタンスと第２のダイオード７の(飽和電流)/(理想係数×熱電圧)^２とが等しくなるようにしたことを特徴とする電気信号の伝送回路である。 （もっと読む）

【課題】送信・受信時に共用する電磁波対策を最適に運用し、且つ安価に構成することができる通信装置を提供する。
【解決手段】送信と受信とが切り替わるポートを持ったLAN用の通信装置において、矩形パルスを送受信するための送受信手段と、外部の対抗機と接続するための接続手段と、送受信手段のポートと接続手段との間に設けられ、送受信手段の送受信の切替に連動して矩形パルスをなまらせるための抵抗を通る経路もしくは抵抗を通らない経路を選択する選択手段と、を備えた。 （もっと読む）

【課題】高周波領域においても悪影響を与えることなく動作可能な高周波ＥＳＤ保護回路を提供する。
【解決手段】伝送線路１１及び１２は、差動信号を入力する入力端子１及び２との間に直列接続されており、いずれも入力信号の波長の１／４の線路長を有している。ＥＳＤ保護素子１３は伝送線路１１と１２との間の接続ノードＡに一端を接続され、他端は接地端子ＧＮＤに接続されている。接続ノードＡは、入力端子１及び２からの差動入力信号に対しては、実質的に接地端子とみなすことができる。このため、接続ノードＡと実際の接地端子ＧＮＤの間に接続されたＥＳＤ保護素子１３のインピーダンスはほぼ零となる。 （もっと読む）

【課題】群遅延時間の周波数依存性を抑制し、出力波形の歪みが少ない電気分散補償等化回路を提供する。
【解決手段】例えば２個縦列接続し、入力データのレベル調整用の入力バッファＩＢＵＦ−ＬＰＦからのデータを所定遅延時間ずつ順次遅延させる遅延回路Ｄ１，Ｄ２、入力バッファＩＢＵＦ−ＬＰＦおよび遅延回路Ｄ１，Ｄ２からのデータとタップ端子ＴＡＰ１〜ＴＡＰ３からのタップ電圧信号とをそれぞれ乗算する乗算器Ｍ１〜Ｍ３、乗算器Ｍ１〜Ｍ３からのデータを順次加算して積算する２入力の加算器Ａ１，Ａ２、最終段の加算器Ａ２からのデータを外部に出力する出力バッファＯＢＵＦを備え、入力バッファＩＢＵＦ−ＬＰＦの内部構成として、差動増幅回路と出力部の第２のエミッタフォロアとの間を、あらかじめ定めた周波数閾値以下の低周波成分を通過させ、該周波数閾値を超える高周波成分を低減させるローパスフィルタＬＰＦを介して接続する構成とする。 （もっと読む）

【課題】中心電圧が０Ｖの入力信号の波形等化が可能であり、且つ、回路規模の小さい信号波形等化回路を提供する。
【解決手段】波形等化対象の入力信号（図１では正相入力信号ＩＮＰ）を、ｎＭＯＳ１１のソースに入力することで、余計な回路を付加することなく中心電圧が０Ｖの入力信号に対応可能になる。また、抵抗１２ａとキャパシタ１２ｂとからなる遅延回路１２によって、入力信号の波形は整形され、ノードＮＯから出力信号（図１では正相出力信号ＯＵＴＰ）が出力される。 （もっと読む）

【課題】差動伝送路に含まれる各チャネルにおいて、信号に含まれるＤＣオフセット成分を正確に取り除いて、最適な受信波形に変換する。
【解決手段】ＴＤＭＳのようにリファレンス・クロックの１チャネルを含む２チャネル以上からなる差動伝送路において、クロック及びデータの各チャネルに対して量子化帰還回路を配設するとともに、クロック信号から振幅情報を抽出し、この振幅情報に基づいてクロック及びデータの各チャネルでの入力信号振幅を推定すると、それぞれのチャネルの量子化帰還回路において量子化帰還出力振幅を入力信号振幅に追随させて、量子化帰還回路の動作条件を成立させる。 （もっと読む）

【課題】チャンネルの相互シンボル干渉ＩＳＩを減らし、信号利得損失を補償する受信端を提供する。
【解決手段】チャンネルを通過した信号を入力するハイパスフィルタと、第１及び第２制御信号に応答してハイパスフィルタの出力と第１電源電圧とを比較して第１及び第２出力信号を発生させるシュミットトリガーとを備えるシングルエンディド信号方式のチャンネルに連結される受信端である。制御部は、シュミットトリガーの第１及び第２トリガー電圧のレベルをシフトさせるために、第１及び第２制御信号を発生させる。増幅部は、シュミットトリガーの第１及び第２出力信号を入力して受信端の出力信号を発生させる。これにより、受信端は、ハイパスフィルタと第１及び第２制御信号によって制御されるシュミットトリガーとによって、データ伝送チャンネルのＩＳＩと信号利得損失とを補償する。 （もっと読む）

【課題】構成が簡単で雑音が小さく、かつパラメータの調整が容易なイコライザ回路を提供すること。
【解決手段】イコライザ回路は、入力信号を増幅して出力する第１の増幅回路５０、入力信号が印加されるフィルタ回路５１、フィルタ回路５１の出力信号が入力される第２の増幅回路５２、第１の増幅回路５０の出力信号と第２の増幅回路５２の出力信号とを逆相で加算する加算回路５３とを備える。フィルタ回路５１と第２の増幅回路５２の組を複数個備えていてもよい。更に、増幅回路の利得やフィルタ回路の特性を制御する等化特性設定回路５４を備える。高精度あるいは低雑音の部品や素子が必要なく、回路構成が簡単である。また、回路が高域に敏感でなくなるので、低雑音化が図れる。更に、イコライザ回路の特性を連続的に変更可能である。 （もっと読む）

【課題】MIMO復号及び構成要素の複雑さを低減した記録可能メディアの読み取りのための等化装置を提供する。
【解決手段】正確計算アナログイコライザと比べて必要とする構成部品の数を減少するために、アナログイコライザは受信ビット値に対する周辺事後期待値の推定値を生成するように動作的に配置された繰り返し手段により特徴付けられる。 （もっと読む）

【目的】方形波または三角波を元の波形に加算することにより、任意の伝送線路に対して
損失の補償を行なうことが可能なドライバ回路を提供する。
【構成】信号発生器１と、方形波のパルス幅データ、振幅データを格納するレジスタ２と
、レジスタ２に格納したパルス幅データ、振幅データに従って方形波を生成する方形波発
生器３、方形波発生器４および方形波発生器５と、信号発生器１の出力１ａと方形波発生
器３の出力３ａと方形波発生器４の出力４ａと方形波発生器５の出力５ａとを加算する加
算器６と、加算器６の出力６ａを増幅する増幅回路７とを有し、方形波パルスを信号波形
に加算することにより伝送線路の損失を補償する。 （もっと読む）

【課題】エンベロープ検出型リニアライザ装置及び該装置に用いられる歪み補償更新方法において、歪補償を早くかつ正確に行うことを目的とする。
【解決手段】データ生成部１００より送出されたデータは、ＤＳＰである制御／演算部２００でプリディストーションされ、ディジタル・アナログ変換器１０２、直交変調器１０３、電力増幅器１０６を介して送信される。送信波の一部は方向性結合器１０８を通じて直交復調器１０４に入力される。直交復調器１０４は、ディジタル信号を復調し、制御／演算部２００に入力する。制御／演算部２００は、送出されるディジタル信号と該ディジタル信号の送信出力を復調して得た帰還信号との振幅、位相を比較して、例えば、ＬＭＳ法に従って、送信回路の歪みを演算推定し補償テーブルを作成し、送信ディジタル信号をプリディストーション処理する。 （もっと読む）

【課題】受信信号のＳ／Ｎ比低下を抑制可能であって、直流信号による断線テストが容易であり、送信信号の再現性に優れたイコライザおよび半導体装置を提供する。
【解決手段】ロウパスフィルタ４は、受信端１から与えられる受信信号を受けて、受信信号から高周波成分を除去した信号を出力する。減算部５は、ロウパスフィルタ４からの出力信号を受信信号から減算する。加算部６は、受信端１からの受信信号と減算部５からの出力信号とを加算する。これにより、加算部６からの出力信号は、高周波成分が強調された周波数特性となる。そして、アンプ２は、加算部６からの出力信号を増幅して、出力端３に送出する。 （もっと読む）

【課題】ラインの欠陥を学習しそれらを補償することができるようにする。
【解決手段】等化器は、補償された受信値Ｘ（ｎ）と、メモリ装置１４０からｋ個の以前の出力値Ｙ（ｎ−１），．．．，Ｙ（ｎ−ｋ）に対応する記憶値Ｄ（ｎ）との組み合わせに基づいて、等化された受信値Ｘ’（ｎ）を形成する。更に、等化器は、Ｘ’（ｎ）を正のスレシホールドＶ１および負のスレシホールドＶ２と比較した結果に基づいて、出力値Ｙ（ｎ）を判定する。Ｙ（ｎ）が０であると判定された時、等化器は、Ｘ’（ｎ）が正か負かに基づいて、記憶されている補正値Ｄ（ｎ）を所定値Δだけ調節する。 （もっと読む）