【課題】感知回路の雑音感受性を最小にするとともに、回路の少なくとも一部に対する電力を管理して、消費電力を少なくした通信システムを提供する。
【解決手段】通信システムはノードのセットを含む。各ノードはトランシーバ・インターフェイスとデジタル・システムを含む。トランシーバは、通信回線とデジタル・システムとの間に結合されており、伝送フォーマットおよび／または伝送プロトコルを対応するノード内の１つまたは複数のデジタル・システムにより認識されるビットのシーケンスに修正する。トランシーバは、デジタル・システムを支持する回路基板から分離された１つまたは複数のモノリシック回路基板に配置される。 （もっと読む）

【課題】端末が取得する時刻の誤差と、端末がパケットをキャプチャするタイミングの誤差の影響を減じて、ネットワーク上の通信速度における遅延時間を計測することが出来る遅延測定システムを提供する。
【解決手段】送信側と受信側の端末はそれぞれ、内部時計による一定時間経過毎に外部時計の時刻を取得し、内部時計の示す経過時間である一定内部経過時間と取得した外部時計の時刻である外部時刻とを関連付け、送出装置から受信装置へ送出された送信番号を含むパケットをネットワークから取り出し、該パケットから抽出した送信番号と、該パケットを取り出した時の内部時計の示す経過時間である受信時内部経過時間とを関連付ける。解析装置は、一定内部経過時間と外部時刻とにおける誤差変動における高周波成分を除去し、該高周波成分を除去した外部時刻に基づいて外部時刻を算出し、送信側と受信側で算出した外部時刻の差を遅延時間として算出する。 （もっと読む）

【課題】シリアルデータの入力タイミングが変化した場合に、ＣＤＲ回路から出力されるリタイミングデータにビットエラーが発生するかどうかを検出することができるテスト回路を提供する。
【解決手段】テスト回路は、クロックデータリカバリ回路のテストを行うもので、テスト用のシリアルデータを発生するシリアルデータ発生器と、シリアルデータ発生器から入力されるテスト用のシリアルデータを遅延させて遅延時間の異なる複数種類の遅延シリアルデータを発生し、そのうちの１つの遅延シリアルデータを選択的に出力する遅延回路と、クロックデータリカバリ回路に入力されるシリアルデータとして、外部から入力されるシリアルデータと遅延回路から入力される遅延シリアルデータとを選択的に出力するセレクタと、クロックデータリカバリ回路から入力されるリタイミングデータのエラーを検出するデータエラー検出器とを備えている。 （もっと読む）