【課題】半導体装置が動作状態から待機状態に移行するとき、内部電源電圧の目標電圧からの上昇を抑制する。
【解決手段】非動作状態の負荷回路への電源電流の供給に用いられる電源回路１５において、トランジスタＰＴＲＳ１は、外部電源電圧を受ける電源ノードと出力ノード１８との間に接続される。比較器５０は、第１の入力端子および参照電圧が入力される第２の入力端子を有し、第１および第２の入力端子間の電圧差に応じた制御電圧をトランジスタＰＴＲＳ１の制御電極に出力する。分圧回路４０は、出力ノードの電圧を分圧した電圧を比較器５０の第１の入力端子に出力する回路であり、分圧比を変更可能である。電源回路１５は、負荷回路が動作状態のときに、分圧回路４０の分圧比を第１の分圧比から第１の分圧比よりも高い第２の分圧比に変更する。 （もっと読む）

【課題】オーバドライブ時間を変更せずに、センスアンプ列の過昇圧の発生を回避する。
【解決手段】半導体装置は、複数のセンスアンプ列に対応するオーバドライブ配線２３−１と、オーバドライブ配線に一端が接続される第１の容量素子６１−１と、オーバドライブ配線に第１のスイッチ６２−１を介して一端が接続される第２の容量素子６１−２と、オーバドライブ配線に対する第１の電圧の供給及び供給停止を制御する第２のスイッチ２７−１と、複数のセンスアンプ列の活性化を制御するとともに、第１のスイッチ及び第２のスイッチを制御する制御部とを備える。 （もっと読む）

【課題】供給先回路の電流消費量によらず、内部電圧を短時間で安定化させる。
【解決手段】半導体装置１０は、外部電位ＶＤＤを降圧することによって内部電圧ＶＰＥＲＤを生成し、電源配線Ｌ１へ供給するＶＰＥＲＤ生成回路２ａと、接地電圧が供給される接地配線と電源配線Ｌ１との間に接続されたスイッチ５２と、スイッチ５２の開閉制御を行うワンショット信号生成部５１とを備え、ワンショット信号生成部５１は、ＶＰＥＲＤ生成回路２ａによる内部電圧ＶＰＥＲＤの開始と同期してスイッチ５２を導通させる。 （もっと読む）

【課題】内部電圧生成回路が発生するノイズがセンシティブな回路ブロックに与える影響を低減する。
【解決手段】電源ラインＶＬに内部電圧Ｖ０を供給する内部電圧生成回路１，２を複数個並列に接続し、付加回路３に含まれる複数の回路ブロックのうち、ノイズの影響を受けやすい回路ブロックが動作中ではない場合は、内部電圧Ｖ０の低下に応答して全ての内部電圧生成回路１，２を活性化させ、ノイズの影響を受けやすい回路ブロックが動作中である場合は、内部電圧Ｖ０が低下しても内部電圧生成回路２のみを活性化させ、内部電圧生成回路１を活性化させない。これにより、内部電圧生成回路の動作に伴う負荷回路３へのノイズの影響を低減させる。 （もっと読む）

【課題】メモリセルアレイの占有面積を低減すると共に、使用する電源の容量および占有面積を低減することができる半導体記憶装置の提供を図る。
【解決手段】オープンビット線方式のコアアーキテクチャを有する半導体記憶装置であって、複数のアレイ領域ＢＫ０〜ＢＫ８，ＢＫ０’を有し、前記各アレイ領域は、当該アレイ領域の両端のエッジ部分に配置され、冗長ワード線ＷＬrdのみを有する２つの冗長アレイブロックＢＫ０，ＢＫ０’と、前記２つの冗長アレイブロック間でそれぞれセンスアンプＳＡを介して交互に配置され、リアルワード線ＷＬrlのみを有する複数のリアルアレイブロックＢＫ１〜ＢＫ８と、任意の第１アレイ領域で前記リアルワード線を前記冗長ワード線に置き換えるワード線の冗長処理を行うとき、当該第１アレイ領域の電源容量を増大する電源容量制御手段と、を有する。 （もっと読む）

【課題】内部電圧生成回路を活性化させる際又は非活性化させる際における内部電圧の急激な変動を防止する。
【解決手段】外部電圧ＶＤＤから生成した内部電圧ＶＰＰを内部電源配線１１０ａに供給する内部電圧生成回路１１０と、内部電圧生成回路１１０の動作を制御する制御回路３００と、前記第１の電圧のレベルを検出する電圧検出回路３３０とを備える。例えば、制御回路３００は、内部電圧生成回路１１０を活性化させる場合、内部電圧ＶＰＰの供給能力を第１の速度で段階的に上昇させ、内部電圧生成回路１１０を非活性化させる場合、内部電圧ＶＰＰの供給能力を第１との速度と異なる第２の速度で段階的に下降させる。これにより、内部電圧生成回路１１０を活性化／非活性化させる際の内部電圧ＶＰＰの大幅な変動をそれぞれ最適に防止することが可能となる。 （もっと読む）

【課題】外部から供給される電源電圧に依存しない定電圧で動作する内部回路と電源電圧で動作する内部回路とを備え、外部から供給される電源電圧が大きく変動した場合の誤動作の発生を抑制する半導体装置を提供する。
【解決手段】内部回路と、外部から供給される電源電圧の変動に対して安定化された内部電圧を発生し、内部回路に供給する内部電圧発生回路と、を備え、内部電圧発生回路は、電源電圧が所定値を超えて上昇した場合に、内部電圧に対する安定化動作を停止し、内部電圧が電源電圧の上昇に伴い大きくなるように制御する。 （もっと読む）

【課題】より安定した内部電圧を素子に供給可能にした半導体装置を提供する。
【解決手段】内部電圧で動作する主回路と、内部電圧を生成して主回路に配線を介して供給する内部電圧生成部と、第１および第２の電極を備え、第２の電極が接地線に接続された複数の容量素子と、複数の容量素子のそれぞれに対応して設けられ、本体に電源が投入されると、容量素子が内部電圧の補償容量として機能するか否かを判定し、容量素子が補償容量として機能すると判定すると、容量素子の第１の電極を上記配線に接続する分離部とを有する。 （もっと読む）

【目的】低価格にて、電流供給が集中した場合にも安定したメモリ動作を実施させることが可能な半導体メモリの内部電源回路を提供することを目的とする
【構成】半導体メモリに搭載されているセンスアンプの標準電源電圧値としての第１電圧と電源ライン上の電圧との差分を示す差分信号を生成する第１差動増幅部と、この第１電圧よりも高い第２電圧と電源ライン上の電圧との差分を示す差分信号を生成する第２差動増幅部との内の一方だけを、センスアンプの状態（活性状態、非活性状態）に応じて活性化し、活性化した方の差動増幅部から供給された差分信号に応じて生成した電源電圧を電源ラインを介してセンスアンプに供給する。この際、センスアンプが非活性状態から活性状態に遷移した時点から所定期間経過するまでの間は第２差動増幅部を活性状態に維持する一方、所定期間経過以降は第１差動増幅部を活性状態に維持する。 （もっと読む）

【課題】簡易な装置構成で、高効率かつ安定的に内部回路に内部電源電圧を供給することが可能な半導体集積回路を提供する。
【解決手段】ＳＤＲＡＭ３４は、外部電源電圧ＶＣＣから内部電源電圧Ｖｉｎｔ１を発生するＤＣ−ＤＣコンバータＩＣ６０と、外部電源電圧ＶＣＣから内部電源電圧Ｖｉｎｔ１よりも低い内部電源電圧Ｖｉｎｔ２を発生するレギュレータＩＣ８０と、通常動作モードでは内部電源電圧Ｖｉｎｔ１を内部回路１００へ供給し、セルフリフレッシュモードでは内部電源電圧Ｖｉｎｔ２を内部回路１００へ供給するように構成された切替手段とを備える。切替手段は、動作モード切替時において、所定の重複時間だけＤＣ−ＤＣコンバータＩＣ６０とレギュレータＩＣ８０とを同時に動作させる。ＤＣ−ＤＣコンバータＩＣ６０は、当該重複期間において内部電源電圧Ｖｉｎｔ１を内部回路１００の動作電圧範囲内で一時的に増加させる。 （もっと読む）

【課題】内部電源回路の電流供給能力が過剰となり、無駄な消費電流が発生することを防止する。
【解決手段】内部電源配線１９Ａを介して半導体装置１０の内部回路１２に電源電圧を供給する内部電源回路１１であって、内部電源配線１９Ａに共通接続された複数の電力供給部３０ａ〜３０ｃと、複数の電力供給部３０ａ〜３０ｃのうちの少なくとも一部に関し、活性化及び非活性化のいずれか一方を選択する内部電源制御回路１７とを備えることを特徴とする。 （もっと読む）

【課題】データ書き込み時のノイズ発生に起因するデータの損失を、少ない消費電力で防止可能な半導体記憶装置及びその制御方法を提供する。
【解決手段】電源供給部２が、メモリセルアレイ１のメモリセルのＭＯＳ型キャパシタのゲート電極に接続されるプレート線ＰＬに、プレート電圧Ｖｐｌを供給し、スイッチ（ｎＭＯＳＱ７）が、メモリセルアレイ１へのアクセス発生時に、プレート線ＰＬを第１電源線に接続することで、データ書き込み時のノイズの影響を除去する。 （もっと読む）

【課題】コマンド制御が行われるメモリ装置において、コマンド実行による動作時の電源電圧の降下分を補償する。
【解決手段】半導体メモリ装置は、コントローラと、このコントローラからの複数のコマンドに其々対応する複数の制御が行われるメモリ装置と、このメモリ装置に電源を供給する電源発生回路とを備える。電源発生回路の電源の電位は、メモリ装置に入力される複数のコマンドに其々対応した複数の電位に設定される。 （もっと読む）

【課題】レギュレータの出力負荷電流が過渡的に大きくなった場合にも、消費電流を増加させることなく、応答を高速化し安定した出力電圧を保つことを可能とするレギュレータの提供。
【解決手段】基準電圧と出力端子電圧を差動入力する差動入力段Ｑ９、Ｑ１、Ｑ２、Ｑ３、Ｑ４と、カレントミラー構成のプッシュプル型出力部Ｑ５、Ｑ６、Ｑ７、Ｑ８とを備えた差動アンプと、差動アンプの出力部に制御端子が接続された駆動トランジスタＱ１０の制御端子Ｎ１と縦積み接続された第１及び第２のトランジスタＱ１１、Ｑ１２と、駆動トランジスタＱ１０の制御端子Ｎ１と縦積み接続された第３及び第４のトランジスタＱ１３、Ｑ１４を備え、駆動トランジスタＱ１０の制御端子Ｎ１の電圧は、第１、第２の制御信号ＩＮ１、ＩＮ２に基づき、差動アンプの出力と第１のトランジスタＱ１１、又は、差動アンプの出力と第３のトランジスタＱ１３によって制御される。 （もっと読む）

【課題】従来のように消費電力を増加させずに、消費電力の消費量に対応して、電流の生成量を調整することのできる半導体記憶装置を提供する。
【解決手段】本発明の半導体記憶装置は、ＣＡＳレイテンシの数を含むデータの書き込み及び読み出しにおける動作モードを設定するため、動作開始時に内部のモードレジスタに対して動作モードを示すデータを書き込む半導体記憶装置において、内部回路を駆動させる電力を供給する複数の電源電圧ジェネレータと、ＣＡＳレイテンシの数を検出する検出部と、検出された前記ＣＡＳレイテンシの数により、駆動する電源電圧ジェネレータの数を制御する制御部とを有する。 （もっと読む）

【課題】外部電源電圧を降圧して対象回路に供給する際に、対象回路の動作開始時と動作終了時のいずれにおいても良好な電源応答性を得る。
【解決手段】降圧回路１２０は、システム電源電圧ＶＤＤ０を供給するための電源ノード１１０と、対象回路に電源供給を行うための内部電源線との間に接続され、ＶＤＤ０を降圧して、内部電源線を介して対象回路に供する。降圧回路１２０は、基準電圧ＶＲＥＦと、内部電源線上の電圧ＶＩＮＴを比較する比較回路１２２と、比較回路１２２の比較結果に応じて、内部電源線と電源ノード１３０間を流れる電流を調整するドライバ１２８を備える。ドライバ１２８の活性度は、対象回路の動作開始に同期して所定の強化期間に強められ、強化期間後の所定の弱化期間に弱められるように制御されている。 （もっと読む）

【課題】単一チャージポンプを使用するデュアル電圧発生のための装置、回路及び方法を提供する。
【解決手段】装置の２つの相異なる構成要素に対してデュアル電圧が存在する時、デュアル電圧は同一であるか、または異なる。オシレータはオシレーティング信号を発生し、チャージポンプはオシレーティング信号に応答してポンピングノードにポンピング電圧を発生させる。第１スイッチング回路はポンピングノードに接続されてポンピング電圧から第１構成要素に第１電圧を出力する。第２スイッチング回路はポンピングノードに接続されてポンピング電圧から第２構成要素に第２電圧を出力する。第１及び第２出力電圧は選択的に感知される。オシレータはトリッガでき、第１及び第２スイッチング回路は感知された第１及び第２電圧を所定値及び／又は範囲に保持するために必要に応じて制御できる。 （もっと読む）

本発明は、複数のチャージポンプ回路、チャージポンプ制御信号、およびアクティブなチャージポンプのアクティブな容量性エレメントを用いて、昇圧された電圧を生成するための装置および方法に関するものである。さらに、本発明は、活性化されたチャージポンプの容量性エレメントが、チャージポンプへの入力電圧およびチャージポンプ信号に応じて充電される、装置および方法、ならびにダイナミックランダムアクセスメモリを提供するものである。
（もっと読む）

【課題】電源起動時間を短縮し無駄な電力消費を回避した内部電源回路を提供する。
【解決手段】供給電源から内部電源を生成する内部電源回路において，供給電源Vddから第１の内部降圧電源Viiを生成する第１の内部降圧電源生成部と，電源起動時に第１の内部降圧電源Viiから第２の内部降圧電源Vpr/Vcpを生成する起動用第２の内部降圧電源生成部と，電源起動後の通常動作時に第１の内部降圧電源Viiから第２の内部降圧電源Vpr/Vcpを生成する通常用第２の内部降圧電源生成部と，電源起動時に，第１の内部降圧電源生成部と起動用第２の内部降圧電源生成部とを並行して動作させ，電源起動後に，起動用第２の内部降圧電源生成部から通常用第２の内部降圧電源生成部に第２の内部降圧電源の生成動作を切り換える。 （もっと読む）

【課題】動作電流による内部電源電圧低下を最小限に抑え、動作電源電圧範囲で安定な内部回路動作速度を実現することのできる内部電源回路を提供する。
【解決手段】内部電源回路１２は、給電ノードＡの内部電源電圧ＩｎＶｃｃＳよりもΔＶだけ高い又は低い電圧と参照電圧Ｖｒｅｆとの電位差を増幅する差動アンプ５０と、差動アンプ５０の出力により負帰還制御され、給電ノードを通して内部回路に電流を供給する駆動トランジスタ５１と、極性切替回路５８を備える。極性切替回路５８は、通常状態では、差動アンプ５０を、ＩｎＶｃｃＳ＋ΔＶとＶｒｅｆとの電位差を増幅するように機能させ、活性化信号が入力された後の一定期間は、差動アンプ５０を、ＩｎＶｃｃＳ−ΔＶとＶｒｅｆとの電位差を増幅するように機能させる。 （もっと読む）