【課題】ＡＤ変換に伴うＣＰＵ演算の実行頻度および処理量を低減させることのできる半導体集積回路を提供する。
【解決手段】半導体集積回路は、タイマ部１が、ＣＰＵ１００からのカウント開始コマンドを受けてカウントを開始し、そのカウント値がＣＰＵ１００により予め設定されたタイマ値に到達したときにタイマトリガ信号を出力し、ＡＤ変換部２が、タイマ部１から入力されたタイマトリガ信号によりＡＤ変換を開始し、入力されたアナログ信号に対するＡＤ変換結果を出力し、演算部３が、ＡＤ変換部２から出力されたＡＤ変換結果に対する演算を行い、その演算結果を出力するとともに、その演算結果がＣＰＵ１００により設定された所定の条件に合致したときに演算トリガ信号を出力する。 （もっと読む）

【課題】 スキャンＡＤ変換動作中に任意のチャネルを単一ＡＤ変換動作したい場合にスキャンＡＤ変換動作と単一ＡＤ変換動作の切換え及びファームによる調停処理を行う必要のないＡＤ変換装置を提供する。
【解決手段】 複数のアナログ信号入力チャネルと、チャネル群の中から指定のチャネルを選択し、選択したチャネルのアナログ信号を出力するマルチプレクサと、マルチプレクサの出力信号をサンプルホールドするサンプルホールダと、サンプルホールダの出力信号をデジタル信号に変換するアナログ−デジタル変換器と、変換する複数のチャネルを選択設定するチャネル選択設定手段と、チャネル選択設定手段により選択設定したチャネルを所定周期で順次指定してアナログ−デジタル変換器を連続動作させるスキャン変換制御手段を備え
所定周期で複数チャネルを順にＡＤ変換するスキャン変換動作において少なくとも１つのチャネルの入力信号を変更設定可能とする。 （もっと読む）

【課題】入力されるアナログデータ間の位相差が大きな場合でも処理データの増加を招くことなく補正の精度を確保できるデジタル演算処理装置を得る。
【解決手段】例えばチャネル０とチャネル１から入力されるアナログデータ間の位相差αがサンプリング間隔θ−Ｋ（Ｋ定数）以上のとき、第１の補正手段２５１はチャネル１のＡ／Ｄ変換されたデジタルデータをサンプリング間隔θの整数ｎ倍だけサンプリングの周期をずらした補正後データ記憶手段の番地のメモリに書き込みｎサンプリング周期後に読み出されるようにしてθ×ｎだけ位相差が補正されるようにする。第２の補正手段２５２は、補正されたチャネル１のデジタルデータと補正しきれない残りの位相差（α−θ×ｎ）に基づいて現在のデータを補正する。第１の補正手段で大きな位相角分を補正し、残りの位相差分を第２の補正手段で補正するので、少ないデータで補正の精度を確保できる。 （もっと読む）

【課題】信号調整回路がアンチエイリアシングフィルタおよびＡ／Ｄ変換器を時分割多重する。
【解決手段】複数の第１層のマルチプレクサは複数のＡＣまたはベースバンド入力信号の間を複数のアンチエイリアシングフィルタのうちの１つに時分割多重する。第２層のマルチプレクサはその入力を第１層のマルチプレクサの出力から選択する。第２層のマルチプレクサの出力が高速Ａ／Ｄ変換器に供給され時分割多重される。このように、複数のセンサは単一のＡ／Ｄ変換器を共有することができる。マルチプレクサおよびアンチエイリアシングフィルタに整定時間を与えた後、入力信号の複数のサンプルが、例えば１周期の間に、取り込まれる。各ＡＣ入力信号のサンプルは、正弦ベクトルおよび余弦ベクトルが乗ぜられ各々平均され、２つの平均の２乗平均平方根が入力信号の大きさを与える。入力信号の機械的角度は、正弦および余弦積ベクトル平均の符号に基づいて決定する。 （もっと読む）

【課題】高速なデータ転送を可能にするデータ転送システムを提供する。
【解決手段】例えば、配線基板上に、メモリコントローラを含んだ情報処理装置ＳＯＣと、２ランク構成のメモリモジュールＤＩＭＭとオンボードメモリＯＢＤとを実装する。ＳＯＣ、ＤＩＭＭ、ＯＢＤ内には、内部終端抵抗を設定可能なＯＤＴ機能を搭載する。配線基板上では、ＳＯＣからの配線を分岐して、それぞれＤＩＭＭとＯＢＤに接続する。このような構成において、ＳＯＣからＤＩＭＭにライトアクセスする際には、ＯＢＤのＯＤＴ機能をオンに設定し、ＤＩＭＭのＯＤＴ機能をオフに設定する。一方、ＳＯＣからＯＢＤにライトアクセスする際には、ＯＢＤのＯＤＴ機能をオフに設定し、ＤＩＭＭの２ランク構成の内のいずれか一方（例えばメモリチップＳＤ１，ＳＤ２の内のＳＤ１側）のＯＤＴ機能をオンに設定する。 （もっと読む）

【課題】Ａ／Ｄ変換装置が外部装置に対してＡ／Ｄ変換処理結果のみを送信している最中にエラーを生じたとしても外部装置側で当該エラーの存在を認識できるようにする。
【解決手段】Ａ／Ｄ変換装置は、１６ビットの固定通信データ長でＡ／Ｄ変換処理結果をマイコンに対して送信する。Ａ／Ｄ変換器は、Ａ／Ｄ変換処理中に生じたエラー情報をメモリに保持し、マイコンから送信される準備コマンドに応答するための準備応答信号に付してマイコンに当該エラー情報を送信する（ステップＳ５）。 （もっと読む）

【課題】Ａ／Ｄ変換器を備えたデータ処理装置のパフォーマンス向上を図る。
【解決手段】Ａ／Ｄ変換器において、データレジスタ（２２１）と、Ａ／Ｄ変換値加算モード選択レジスタ（２０２）と、Ａ／Ｄ変換値加算モード選択レジスタに上記Ａ／Ｄ変換値加算モードが設定された場合、同一アナログ信号についてのＡ／Ｄ変換をＡ／Ｄ変換部（２０８）に複数回連続して実行させ、その変換値の合計を上記データレジスタに格納するＡ／Ｄ変換制御回路（２２２）とを設ける。このようなＡ／Ｄ変換器を備えたデータ処理装置においては、Ａ／Ｄ変換器におけるデータレジスタの出力データを取り込んだ後に、Ａ／Ｄ変換結果の加算平均処理などを行う必要が無いため、パフォーマンス向上を図ることができる。 （もっと読む）

【課題】Ａ／Ｄ変換器を用いたデータ収集処理装置において、Ａ／Ｄ変換器のビット数を増やすことなく高ダイナミックレンジでの測定を実現すると共に、複雑な演算処理回路を使用せずに、非線形スケールデータをリニアスケールへ変換し、非線形スケールで得られたサンプリングデータの積算処理を可能としたデータ収集処理装置を提供する。
【解決手段】ＡＤＣ方式のデータ収集処理装置において、Ａ／Ｄ変換器２０１の前段にログアンプ２００を設け、この非線形な入出力特性を持つログアンプ２００で増幅された信号をＡ／Ｄ変換し、非線形な特性に変換された電圧値データを逆ログ変換用のテーブルメモリ２０２に従ってリニアなスケールのデータに再変換しながらデータの積算処理を行う。また、ログアンプ２００に既知の電圧値を入力して測定を行い、その電圧値とＡ／Ｄ変換後の電圧値データを格納することでテーブルメモリのキャリブレーションを行う。 （もっと読む）

【課題】スキャンモードでのＡ／Ｄ変換順序をソフトウエアで任意に設定できるＡ／Ｄ変換装置を提供する。
【解決手段】スキャンモードで複数のアナログ信号を連続してディジタル信号に変換する場合に、変換するアナログ信号の順番を設定する変換順序設定レジスタ１２と、この変換順序設定レジスタ１２に設定された順番に従って複数のアナログ信号ＡＩ０〜ＡＩn-1 の中から順次１つのアナログ信号ＡＩを選択するマルチプレクサ１と、このマルチプレクサ１で選択されたアナログ信号ＡＩをディジタル信号ＤＯに変換するＡ／Ｄ変換器２と、複数のリザルトレジスタＲＲ０〜ＲＲn-1 を有し、Ａ／Ｄ変換器２で変換されたディジタル信号ＤＯを変換された順番にその記憶領域に格納する変換結果レジスタ３と、それらの複数のリザルトレジスタＲＲ０〜ＲＲn-1にそれぞれ対応するリザルトレジスタＢＲＲ０〜ＢＲＲn-1を有するバックアップレジスタ２１を設ける。 （もっと読む）

【課題】容量性および／または抵抗性Ｄ／ＡおよびＡ／Ｄコンバータにおいて、単調性を確保する。
【解決手段】パイプライン型アナログ／デジタルコンバータ（ＡＤＣ）が、入力電圧信号を受信する第１のステージ手段であって、入力部および出力部を有する増幅器と、並列接続され、入力部と選択的に通信する第１の端部と第２の端部とを含むＮ個の容量と、第１のフェーズ中にＮ個の容量の第２の端部を電圧入力部と、第２のフェーズ中にＮ個の容量の第２の端部のうち１個を増幅器の出力部と、第２のフェーズ中にＮ個の容量の第２の端部のうち他の端部を電圧基準および基準電位の一方と、選択的に接続するＮ個のスイッチと、を含む、アナログ／デジタルコンバータ（ＡＤＣ）を備える第１のステージを備えている。 （もっと読む）