説明

国際特許分類[G06F3/05]の内容

国際特許分類[G06F3/05]に分類される特許

1 - 10 / 45


【課題】端末装置とユーザとの間における、より自然で分かりやすいインタラクティブな情報交信を可能とする手段を提供する。
【解決手段】周辺デバイス12はスマートフォン11のヘッドセット用端子に接続可能なピンジャックを備えている。周辺デバイス12がスマートフォン11に接続されると、周辺デバイス12に記憶されているデバイスIDがアナログ信号に変調された後、スマートフォン11に対し出力される。スマートフォン11は周辺デバイス12から出力されるアナログ信号を復調しデバイスIDを取得し、そのデバイスIDに対応するアプリに従った処理を実行する。スマートフォン11はアプリに従い、例えばモーターの運転コマンドなどの各種コマンドをアナログ信号に変調した後、周辺デバイス12に対し出力する。周辺デバイス12はスマートフォン11から受け取ったアナログ信号を復調しコマンドを取得し、そのコマンドに従った処理を行う。 (もっと読む)


【課題】A/D変換器に簡便なA/D変換処理をさせると共に、電気部品を制御するに必要なデジタル信号データの全てを精度よく得ることのできる制御装置を提供する。
【解決手段】制御部12が、A/D変換器11に対して、複数のセンサSR1〜SR8のうちで、電気部品の動作を制御するために制御部が実行すべき処理において必要とされるセンサからのアナログ信号のみをA/D変換させることにより、処理において必要とされるデジタル信号データのみを得て、処理において必要とされるデジタル信号のみを読み出す。 (もっと読む)


【課題】回路規模を大きくすることなく、増幅過程において混入したノイズ成分を除去して、デジタル変換することができるセンサ装置を提供することを目的とする。
【解決手段】電圧検出型のセンサ部20と、センサ部20から出力される電圧信号を所定のチョッピング周波数でチョッピングして変調信号を生成し、当該変調信号を増幅して増幅信号とした後、当該増幅信号を復調して出力信号として出力するチョッパアンプ部10と、非反転入力端子と反転入力端子との間の電圧差を増幅するオペアンプ14、オペアンプの反転入力端子に接続された入力抵抗R1、及び、オペアンプ14の反転入力端子と出力端子との間に接続されたコンデンサC1が設けられ、チョッパアンプ部10から出力される出力信号を、所定のサンプリング周波数でサンプリングし、サンプリングされた出力信号を積分する積分部13と、積分部13によって積分された出力信号をデジタル信号に変換するデジタル変換部12と、を備える。 (もっと読む)


【課題】ユーザの手間を掛けずに、給電対象のデバイスに適した給電を行うことが可能な電力供給技術を提供する。
【解決手段】給電制御部1043は、USBコントローラ105を介してUSBデバイス情報をUSBデバイス111から取得して、当該USBデバイス情報を用いて、USB給電モードDB10440を参照して、参照結果に応じて、当該USBデバイス111に最適な給電モードを選択する。そして、給電制御部1043は、記憶部1044に記憶されたUSB給電フラグの値を‘1’にして、USB給電を可能にする設定を行なうと共に、選択した給電モードに応じてUSBコントローラ105、外部ハードウェア112、電源回路108等の各部を設定する。 (もっと読む)


【課題】データ処理のためのシステムおよび方法を提供する。
【解決手段】データ処理回路は、第1のデータ検出回路であって、データセットに対して位相依存データ検出アルゴリズムを適用し、それにより第1のデータ検出回路の第1の出力は、第1のデータ検出回路に渡されたデータセットの位相に応じて変化する、第1のデータ検出回路を含む。データセットの第1の位相は、第1のデータ検出回路に渡される。復号出力を生じるように第1の出力に復号アルゴリズムを適用するデコーダ回路と、データセットの第2の位相が、位相シフトされた出力として供給される復号出力を位相シフトする位相シフト回路とを含む。第2の検出回路は、位相シフトされた出力に位相依存データ検出アルゴリズムを適用し、第2のデータ検出回路の第2の出力は少なくとも部分的に、第2のデータ検出回路に渡されたデータセットの異なる位相により第1の出力から変化するようになる。 (もっと読む)


【課題】埃の多い環境でも汚染されない軽量なデータハーネスを製造する。
【解決手段】DA/AD信号変換器104は、デジタル入力/出力106が受けたデータ信号を、周知の変換技術を使って、デジタル信号からアナログ信号に変換し、アナログ入力/出力108に出力する。このアナログ入力/出力108は、アナログ・コネクタピン110に接続されており、このアナログ・コネクタピン110は、データが供給される部品のデータポートへプラグ接続される。汚染されることを防ぐために、接続コネクタ・ケーシング112が、DA/AD信号変換器の全体を覆うとともに、デジタル通信ケーブル102およびアナログ・コネクタピン110の一部を覆っている。 (もっと読む)


【課題】信号調整回路がアンチエイリアシングフィルタおよびA/D変換器を時分割多重する。
【解決手段】複数の第1層のマルチプレクサは各々複数のセンサからの複数のACまたはベースバンド入力信号の間を複数のアンチエイリアシングフィルタのうちの1つに時分割多重する。第2層のマルチプレクサはその入力を第1層のマルチプレクサの出力から選択する。第2層のマルチプレクサの出力が高速A/D変換器に供給される。したがって、A/D変換器は第2層のマルチプレクサによって時分割多重される。このように、複数のセンサは単一のA/D変換器を共有することができる。マルチプレクサおよびアンチエイリアシングフィルタに整定時間を与えた後、入力信号の複数のサンプルが、例えば1周期の間に、取り込まれる。 (もっと読む)


【課題】大型化を招くことなく、装置内で発生する熱ノイズや1/fノイズが電流出力に与える影響を低減することが可能で、ひいては画像の画質の向上を図ることが可能なDA変換装置、固体撮像素子、およびカメラシステムを提供する。
【解決手段】DA変換装置10は、共通のバイアス電圧が供給される複数の基本電流源セル11−1〜11−nと、電流源の電流に応じたバイアス電圧を出力する電流量制御部12と、第1バイアス線と第2バイアス線との間に接続されたサンプリングスイッチと、第1バイアス線側に接続されたホールド容量とを、少なくとも含み、サンプリング期間にサンプリングスイッチがオン状態に保持されて、電流量制御部によるバイアス電圧をホールド容量側に転送し、ホールド期間にサンプリングスイッチがオフ状態に保持されてホールド容量にバイアス電圧を保持するサンプルホールド回路部13と、を有する。 (もっと読む)


【課題】
A/D変換によりCPUに発生するA/D変換待ち処理をなくし、CPU負荷を削減する手法を提供する。A/D変換には通常十数μsの時間を要するが、CPUは、A/D変換終了後に結果をRAMに格納するため、A/D変換終了を待つ必要があり、この間他処理を実行できない。公知例では、マルチ制御部を新設することで、A/D変換終了を待たなくて済むとしているが、指定されたタイミングで最新のA/D値が必要な場合、やはり待ち時間が必要となる。そのため、A/D変換実行中は他の処理が実行できず、変換が終了するまで待たなくてはならないという課題がある。
【解決手段】
検出データ間隔を計測し、間隔時間に基づきA/D変換開始時期を変更することによって、A/D値を必要とするタイミングでは既にA/D変換が終了している状態とする。これによりA/D変換終了を待つ必要がなくなり、CPUに掛かる負荷を削減することができる。 (もっと読む)


【課題】アナログ回路から信号を取り出すことなく、アナログ回路の動作に影響を及ぼすデジタル回路のノイズの発生を抑制することのできる半導体集積回路を提供する。
【解決手段】アナログ回路10とデジタル回路20を混載している半導体集積回路1000は、推定部1が、デジタル回路用クロックCKDのクロック数をカウントしてアナログ回路用クロックCKAのアクティブエッジの生起タイミングを推定し、阻止部2が、推定部1により推定された上述の生起タイミングを含む期間はデジタル回路20へのデジタル回路用クロックCKDの供給を阻止する。 (もっと読む)


1 - 10 / 45