反復復号における位相依存データ検出のためのシステムおよび方法
【課題】データ処理のためのシステムおよび方法を提供する。
【解決手段】データ処理回路は、第１のデータ検出回路であって、データセットに対して位相依存データ検出アルゴリズムを適用し、それにより第１のデータ検出回路の第１の出力は、第１のデータ検出回路に渡されたデータセットの位相に応じて変化する、第１のデータ検出回路を含む。データセットの第１の位相は、第１のデータ検出回路に渡される。復号出力を生じるように第１の出力に復号アルゴリズムを適用するデコーダ回路と、データセットの第２の位相が、位相シフトされた出力として供給される復号出力を位相シフトする位相シフト回路とを含む。第２の検出回路は、位相シフトされた出力に位相依存データ検出アルゴリズムを適用し、第２のデータ検出回路の第２の出力は少なくとも部分的に、第２のデータ検出回路に渡されたデータセットの異なる位相により第１の出力から変化するようになる。
【解決手段】データ処理回路は、第１のデータ検出回路であって、データセットに対して位相依存データ検出アルゴリズムを適用し、それにより第１のデータ検出回路の第１の出力は、第１のデータ検出回路に渡されたデータセットの位相に応じて変化する、第１のデータ検出回路を含む。データセットの第１の位相は、第１のデータ検出回路に渡される。復号出力を生じるように第１の出力に復号アルゴリズムを適用するデコーダ回路と、データセットの第２の位相が、位相シフトされた出力として供給される復号出力を位相シフトする位相シフト回路とを含む。第２の検出回路は、位相シフトされた出力に位相依存データ検出アルゴリズムを適用し、第２のデータ検出回路の第２の出力は少なくとも部分的に、第２のデータ検出回路に渡されたデータセットの異なる位相により第１の出力から変化するようになる。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、情報を転送するためのシステムおよび方法に関し、より詳細には受け取ったデータセットに対してデータ検出を行うためのシステムおよび方法に関する。
【背景技術】
【０００２】
様々なシステムが、送信機と受信機の間の情報の転送に依存する。たとえば無線伝送システムは、無線伝送媒体にわたって受信機に情報を送る伝送デバイスを含み、伝送デバイスは、初めに転送された情報を再現することを試みる。もう１つの例として、ハードディスク・ドライブは、記憶媒体にデータを送信し、すなわち書き込み、後に記憶媒体からのデータにアクセスする。両方の場合で、初めに伝送された情報を再現する試みにおいて、受け取ったデータを検出するために１つまたは複数のデータ検出器回路を利用することができる。場合によっては、受け取ったデータ内に訂正されないエラーが残り、初めに伝送された情報が失われることがあり得る。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許出願第１２／０１７，７６５号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
したがって少なくとも上記の理由により、当技術分野では、受け取ったデータを処理するための先進のシステムおよび方法が必要である。
【課題を解決するための手段】
【０００５】
本発明は、情報を転送するためのシステムおよび方法に関し、より詳細には受け取ったデータセットに対してデータ検出を行うためのシステムおよび方法に関する。
【０００６】
本発明のいくつかの実施形態は、データ処理回路を提供する。このような回路は、第１のデータ検出回路であって、データセットに対して位相依存データ検出アルゴリズムを適用し、それにより第１のデータ検出回路の第１の出力は、第１のデータ検出回路に渡されたデータセットの位相に応じて変化するようになる、第１のデータ検出回路を含む。データセットの第１の位相は、第１のデータ検出回路に渡される。回路はさらに、データセットの第２の位相が位相シフトされた出力として供給されるように、第１の出力から派生する物を位相シフトする位相シフト回路と、第２のデータ検出回路であって、位相シフトされた出力に位相依存データ検出アルゴリズムを適用し、それにより第２のデータ検出回路の第２の出力は少なくとも部分的に、第２のデータ検出回路に渡されたデータセットの異なる位相により第１の出力から変化するようになる第２のデータ検出回路とを含む。
【０００７】
本発明の様々な実施形態は、データ処理回路を提供する。このような回路は、第１のデータ検出回路であって、データセットに対して位相依存データ検出アルゴリズムを適用し、それにより第１のデータ検出回路の第１の出力は、第１のデータ検出回路に渡されたデータセットの位相に応じて変化するようになる、第１のデータ検出回路を含む。データセットの第１の位相は、第１のデータ検出回路に渡される。回路はさらに、復号出力を生じるように第１の出力に復号アルゴリズムを適用するデコーダ回路と、データセットの第２の位相が、位相シフトされた出力として供給されるように、復号出力を位相シフトする位相シフト回路とを含む。第２の検出回路は、位相シフトされた出力に位相依存データ検出アルゴリズムを適用し、それにより第２のデータ検出回路の第２の出力は少なくとも部分的に、第２のデータ検出回路に渡されたデータセットの異なる位相により第１の出力から変化するようになる。
【０００８】
上記の実施形態のいくつかの場合は、第１のデータ検出回路は、第２のデータ検出回路とは異なる。上記の実施形態の他の場合は、第１のデータ検出回路と第２のデータ検出回路は、単一のデータ検出回路として実装される。上記の実施形態の特定の場合は、デコーダは低密度パリティチェック・デコーダであり、第１のデータ検出回路はＳＯＶＡ検出器回路またはＭＡＰ検出器回路である。
【０００９】
上記の実施形態のいくつかの場合は、第１のデータ検出回路と第２のデータ検出回路は、２つの位相依存検出処理を提供する。上記の実施形態の他の場合は、第１のデータ検出回路と第２のデータ検出回路は、４つの位相依存検出処理を提供する。上記の実施形態の様々な場合では、位相シフト回路は遅延回路である。遅延回路は、データ入力を可変量だけシフトさせるように動作可能な可変遅延回路でよい。特定の場合では、回路はさらに、第１の出力をデコーダ回路に渡す前に、第１の出力をデコーダ境界に整列させるように動作可能な位相合わせ回路を含む。１つの特定の場合では、デコーダ境界は４Ｔ境界である。場合によっては、位相合わせ回路は可変遅延回路である。
【００１０】
本発明の他の実施形態は、データ処理の方法を提供する。方法は、データセットを受け取ることと、データセットに第１のデータ検出を行うこととを含む。第１のデータ検出は位相依存データ検出であり、その結果、第１のデータ検出が適用されるデータセットの位相に応じて変化する第１の出力を生じる。第１のデータ検出は、データセットの第１の位相に適用される。復号出力を生じるように第１の出力に対してデータ復号が行われ、データセットの第２の位相が、位相シフトされた出力として供給されるように、復号出力に位相シフトが適用される。位相シフトされた出力に、第２のデータ検出が行われる。第２のデータ検出は位相依存データ検出であり、その結果、渡された入力の位相に応じて変化する第２の出力を生じる。
【００１１】
上記の実施形態のいくつかの場合は、方法はさらに、第１の出力をデコーダ回路に渡す前に、第１の出力がデコーダ境界に整列されるように、第１の出力を位相合わせすることを含む。場合によっては、第１の出力を位相合わせすることは、第１の出力に可変遅延を適用することを含む。上記の実施形態の特定の場合は、第１のデータ検出と第２のデータ検出は、同じデータ検出回路を用いて行われる。このような場合、方法はさらに、第１のデータ検出を行う前に、特定の位相に整列させるようにデータセットを位相シフトすることを含む。
【００１２】
この概要は、本発明のいくつかの実施形態の全体的な概略を示すものにすぎない。本発明の多くの他の目的、特徴、利点、および他の実施形態は、以下の詳細な説明、添付の特許請求の範囲、および添付の図面から、より十分に明らかとなるであろう。
【００１３】
本発明の様々な実施形態のさらなる理解は、本明細書の残りの部分で説明される図を参照することによって得られる。図において、同様な構成要素を指すのに、複数の図面にわたって同じ参照番号が用いられる。いくつかの場合は、複数の同様な構成要素の１つを示すために、小文字からなるサブラベルが付随する。存在するサブラベルの指定なしに参照番号が参照されるときは、すべてのそのような複数の同様な構成要素を指すものとする。
【図面の簡単な説明】
【００１４】
【図１】本発明のいくつかの実施形態による多位相データ検出回路を含むデータ処理回路を示す図である。
【図２ａ】本発明のいくつかの実施形態による位相シフト型データ処理の図式表示である。
【図２ｂ】本発明のいくつかの実施形態による位相シフト型データ処理の図式表示である。
【図２ｃ】本発明のいくつかの実施形態による位相シフト型データ処理の図式表示である。
【図３】本発明の様々な実施形態による多位相データ検出回路を含むデータ処理回路に基づく待ち行列検出／復号を示す図である。
【図４】本発明の１つまたは複数の実施形態による多位相データ検出処理のための処理を示す流れ図である。
【図５】本発明の様々な実施形態による多位相データ検出回路を含む記憶システムを示す図である。
【図６】本発明の１つまたは複数の実施形態による多位相データ検出回路を含む通信システムを示す図である。
【発明を実施するための形態】
【００１５】
本発明は、情報を転送するためのシステムおよび方法に関し、より詳細には受け取ったデータセットに対してデータ検出を行うためのシステムおよび方法に関する。
【００１６】
本発明の様々な実施形態は、一連のデータ検出器回路を通じた、かつ／または同じデータ検出器回路を通る連続するパスを通じた処理を含むデータ処理を行う。データ検出器回路は、位相依存型であり、それにより同じ検出器回路によってサンプルセットの１つの位相は、サンプルセットの他の位相とは異なって処置される。一例として、高い基数のトレリスに適用されるフルレート・データ検出アルゴリズムを用いる検出器は、何らかの位相依存を示す。たとえば、１／２レートのデータ検出器は基数４のトレリスを用い、この場合、各状態を出るまたは入る４つの分岐があり、各分岐は２Ｔに対応し、ただしＴはビット周期を表す。もう１つの例として、１／４レートのデータ検出器は基数１６のトレリスを用い、この場合、各状態を出るまたは入る１６個の分岐があり、各分岐は４Ｔに対応する。より高次の基数の検出器も可能であり、この場合、分岐当たりのビット数はＮであり、基数は２Ｎである。基数２Ｎの検出器は、サンプルされたデータセットをＮ個の分岐位置に分解し、データセットに対して位置依存検出アルゴリズムを行う。連続する検出器反復に対して、データセットは、分岐位置のそれぞれに対して異なる処置を得るように、異なる位相にて導入される。本明細書では「位相」という用語は、データ検出器回路によって適用される異なるデータ検出アルゴリズムに対する、データセットのロケーションまたは位置を示すために用いられる。したがってたとえば、データセットが２つの位置に分解される場合（すなわち、ビット０はＡ位置にあり、ビット１はＢ位置にあり、ビット２はＡ位置にあり、ビット３はＢ位置にあるなど）、第１のデータ検出の反復時は、ビット０はデータ検出器回路の第１のアルゴリズムまたは分岐によって処置され、ビット１はデータ検出器回路の第２のアルゴリズムまたは分岐によって処置される。後続するデータ検出の反復では、ビット０はデータ検出器回路の第２のアルゴリズムまたは分岐によって処置され、ビット１はデータ検出器回路の第１のアルゴリズムまたは分岐によって処置される。
【００１７】
一実施例として本発明のいくつかの実施形態では、一時に４つのサンプルに対して動作する検出器回路（すなわち４Ｔ検出器）が利用され、第１の検出処理またはアルゴリズムは第１および第３のサンプルに適用され、第２の検出処理またはアルゴリズムは第２および第４のサンプルに適用される。したがってこの場合、検出器回路の出力は、特定の入力が奇数位相または偶数位相にあるかどうかに応じて変化し、位相の変化は、検出器回路から異なる出力を生じる。上記の例は、一時に２つのサンプルに対して働く検出器（すなわち２Ｔ検出器）の場合も等しく良好に役立つことに留意されたい。本発明の他の実施形態では、一時に４つのサンプルに対して動作する検出器回路が利用され、第１の検出処理またはアルゴリズムは第１のサンプルに適用され、第２の検出処理またはアルゴリズムは第２のサンプルに適用され、第３の検出処理またはアルゴリズムは第３のサンプルに適用され、第４の検出処理は第４のサンプルに適用される。したがってこの場合、検出器回路の出力は、特定の入力が第１、第２、第３、または第４の位相にあるかどうかに応じて変化し、位相の変化は、検出器回路から異なる出力を生じる。本明細書に記載される説明の大部分は、２つまたは４つの位相依存経路を提供する４Ｔデータ検出器回路に焦点を合わせているが、非限定的に、いくつかの数のデータ依存経路を提供する２Ｔおよび８Ｔデータ検出器を含む他のデータ検出器を用いてもよいことに留意されたい。
【００１８】
実施形態においては、（１つまたは複数の）検出器回路を通じた連続するパスのために、サンプルの位相がシフトされる。たとえば、２つの異なる位相処置を提供する同じ検出器回路の３つの段階が実装されたシステムでは、入力データの１つの位相を第１の検出器回路に印加することができ、入力データの別の位相を第２の検出器回路に印加することができ、入力データのさらに別の位相を第３の検出器回路に印加することができる。このようにして、異なる検出処理またはアルゴリズムが各連続するパスに適用され、対応する変化を検出器出力に生ずる。このようなシステム摂動は、データ入力が一定のタイプのエラーを示す場合にデータ収束の可能性を高める。
【００１９】
図１を参照すると、本発明のいくつかの実施形態による多位相データ検出回路を含むデータ処理回路１００が示され、データ処理回路１００は、アナログ入力１０２を受け取り、一連のデータ・サンプル１０６を供給するアナログ−デジタル変換器１０４を含む。アナログ入力１０２は、もとのデータ源（図示せず）から得られる情報に基づいてアナログ処理回路（図示せず）から受け取ることができる。一実施例として、もとのデータ源は記憶媒体とすることができ、その場合、データ処理回路１００はハードディスク・ドライブの一部として実装される。もう１つの実施例として、もとのデータ源は伝送媒体とすることができ、その場合、データ処理回路１００は伝送システムの一部として実装される。本明細書に記載された開示に基づいて、当業者なら本発明の種々の実施形態に対して用いることができる様々なもとのデータ源を思い付くであろう。
【００２０】
デジタル・サンプル１０６は、グローバル反復回路１１０に供給される。これらのサンプルは直接、またはデジタル・フィルタ（図示せず）などの何らかの介在回路を通じて供給することができる。グローバル反復回路１１０は、検出器出力１１４を位相合わせ回路１１６に供給するデータ検出器回路１１２を含む。データ検出器回路１１２は、非限定的に、ソフト出力ビタビ・アルゴリズム検出器（ＳＯＶＡ：ｓｏｆｔ ｏｕｔｐｕｔ Ｖｉｔｅｒｂｉ ａｌｇｏｒｉｔｈｍ ｄｅｔｅｃｔｏｒ）または最大事後確率（ＭＡＰ：ｍａｘｉｍｕｍ ａ ｐｏｓｔｅｒｉｏｒｉ）検出器を含む当技術分野で知られている任意のタイプのデータ検出器でよい。データ検出器回路１１２は、位相依存型であるデータ検出処理を適用する。たとえば本発明のいくつかの実施形態では、データ検出器回路１１２は一時に４つのサンプルに対して動作し、第１の検出処理またはアルゴリズムは第１および第３のサンプルに適用され、第２の検出処理またはアルゴリズムは第２および第４のサンプルに適用される。したがってこの場合、検出器出力１１４は、特定の入力が奇数位相または偶数位相にあるかどうかに応じて変化し、位相の変化は、データ検出器回路１１２から異なる出力を生じる。本発明の他の実施形態では、データ検出器回路１１２は一時に４つのサンプルに対して動作し、第１の検出処理またはアルゴリズムは第１のサンプルに適用され、第２の検出処理またはアルゴリズムは第２のサンプルに適用され、第３の検出処理またはアルゴリズムは第３のサンプルに適用され、第４の検出処理は第４のサンプルに適用される。したがってこの場合、検出器出力１１４は、特定の入力が第１、第２、第３、または第４の位相にあるかどうかに応じて変化し、位相の変化は、データ検出器回路１１２から異なる出力を生じる。本発明の種々の実施形態に対して用いることができるデータ検出器回路の一例は、Ｆｉｔｚｐａｔｒｉｃｋらによる２００８年１月２２日出願の「Ｍｅｔｈｏｄｓ ａｎｄ Ａｐｐａｒａｔｕｓ ｆｏｒ ＭＡＰ Ｄｅｔｅｃｔｉｏｎ ｗｉｔｈ Ｒｅｄｕｃｅｄ Ｃｏｍｐｌｅｘｉｔｙ」という名称の米国特許出願第１２／０１７，７６５号に開示されている。上記の特許出願は、本願の譲受人に譲渡され、上記の特許出願の全体はすべての目的において参照により本明細書に組み込まれる。本明細書に記載された開示に基づいて、当業者なら本発明の種々の実施形態に対して用いることができる様々なデータ検出器回路を思い付くであろう。本明細書に記載された開示に基づいて、当業者なら本発明の種々の実施形態により用いることができる、入力セットの位相依存処置を提供する様々なデータ検出器を思い付くであろう。
【００２１】
位相合わせ回路１１６は、検出器出力１１４を受け取り、同期マークまたは他のロケーション表示に対する特定の位相に整列されたデコーダ入力１１８を供給する。たとえば本発明のいくつかの実施形態では、デコーダ入力１１８は、４Ｔ境界上に整列される。本発明のいくつかの実施形態では、位相合わせ回路１１６は、デコーダ入力１１８が規定された境界に整列されるように、デコーダ入力１１８を遅延することが可能な遅延回路として実装される。したがってたとえば、デコーダ入力１１８が４Ｔ境界上に整列されるべきであり、位相合わせ回路１１６が３Ｔ位相の入力を受け取る場合は、位相合わせ回路１１６は入力を１Ｔだけ遅延する。他の例として、位相合わせ回路１１６が２Ｔ位相の入力を受け取る場合は、位相合わせ回路１１６は入力を２Ｔだけ遅延する。他の例として、位相合わせ回路１１６が１Ｔ位相の入力を受け取る場合は、位相合わせ回路１１６は入力を３Ｔだけ遅延する。他の例として、位相合わせ回路１１６が４Ｔ位相の入力を受け取る場合は、位相合わせ回路１１６は単に、入力をデコーダ入力１１８として通過させる。デコーダ入力１１８にて４Ｔ以外の位相合わせを供給し、それに対応して位相合わせ回路１１６によって提供される遅延を変更し得ることに留意されたい。
【００２２】
データ・デコーダ回路１２０は、デコーダ入力１１８を受け取り、それに復号アルゴリズムを適用し、復号出力１２２を供給する。データ・デコーダ回路１２０は、非限定的に、低密度パリティチェック・デコーダ（ＬＤＰＣ：ｌｏｗ ｄｅｎｓｉｔｙ ｐａｒｉｔｙ ｃｈｅｃｋ ｄｅｃｏｄｅｒ）を含む当技術分野で知られている任意のデコーダ回路でよい。本明細書に記載された開示に基づいて、当業者なら本発明の種々の実施形態に対して用いることができる様々なデコーダ回路を思い付くであろう。
【００２３】
デジタル・サンプル１０６はまた遅延回路１２４に供給され、遅延回路１２４は、グローバル反復回路１１０にわたる待ち時間と一致するようにデジタル・サンプルを遅延し、それによりサンプルは復号出力１２２に整列されるようになる。これらのサンプルは直接、またはデジタル・フィルタ（図示せず）などの何らかの介在回路を通じて供給することができる。遅延回路１２４は、遅延出力１２５を供給する。位相シフト回路１２６は、遅延出力１２５と復号出力１２２の両方を受け取り、位相シフトされたデータ出力１２８をグローバル反復回路１３０に供給する。グローバル反復回路１３０は、検出器出力１３４を位相合わせ回路１３６に供給するデータ検出器回路１３２を含む。データ検出器回路１３２は、データ検出器回路１１２と同じでよい。位相シフト回路１２６は、前にデータ検出器回路１１２に渡されたのとは異なる位相がデータ検出器回路１３２に渡されることを確実にするのに十分なように、遅延出力１２５と復号出力１２２の両方に位相シフトを適用する。
【００２４】
位相合わせ回路１３６は、データ検出器回路１３２から検出器出力１３４を受け取り、同期マークまたは他のロケーション表示に対して特定の位相に整列されたデコーダ入力１３８を供給する。この整列は、デコーダ入力１１８に関して上述したものと同様である。データ・デコーダ回路１４０は、デコーダ入力１３８を受け取り、それに復号アルゴリズムを適用し、復号出力１４２を供給する。データ・デコーダ回路１４０は、非限定的に、低密度パリティチェック・デコーダ（ＬＤＰＣ）を含む当技術分野で知られている任意のデコーダ回路でよい。本明細書に記載された開示に基づいて、当業者なら本発明の種々の実施形態に対して用いることができる様々なデコーダ回路を思い付くであろう。
【００２５】
デジタル・サンプル１０６はまた遅延回路１４４に供給され、遅延回路１４４は、グローバル反復回路１１０、位相シフト回路１２６、およびグローバル反復回路１３０にわたる待ち時間と一致するようにデジタル・サンプルを遅延し、それによりサンプルは復号出力１４２に整列されるようになる。これらのサンプルは直接、またはデジタル・フィルタ（図示せず）などの何らかの介在回路を通じて供給することができる。遅延回路１４４は、遅延出力１４５を供給する。位相シフト回路１４６は、遅延出力１４５と復号出力１４２の両方を受け取り、位相シフトされたデータ出力１４８をデータ検出器回路１５０に供給する。データ検出器回路１５０は、データ検出器回路１１２および／またはデータ検出器回路１３２と同じでよい。位相シフト回路１４６は、前にデータ検出器回路１３２に渡されたのとは異なる、かつ可能な場合は前にデータ検出器回路１１２に渡された位相とは異なる位相がデータ検出器回路１５０に渡されることを確実にするのに十分なように、遅延出力１４５と復号出力１４２の両方に位相シフトを適用する。位相合わせ回路１４６は、データ検出器回路１５０から検出器出力１５２を受け取り、同期マークまたは他のロケーション表示に対して特定の位相に整列された復元出力１６０を供給する。この整列は、デコーダ入力１１８に関して上述したものと同様である。
【００２６】
連続するデータ検出器回路にデータセットの異なる位相を渡すことにより、連続するデータ検出器回路を通じた連続するパスごとに異なる検出処理またはアルゴリズムが適用され、対応する変化がデータ検出器回路の出力に生じる。このようなシステム摂動は、データ入力が一定のタイプのエラーを示す場合にデータ収束の可能性を高める。
【００２７】
図２ａを参照すると、本発明のいくつかの実施形態による連続するデータ検出器回路を通じた処理時のデータの位相シフトの図式表示２００が示される。具体的には図式表示２００は、それぞれが２つの位相依存検出処理またはアルゴリズムを提供する３つの連続するデータ検出器回路（または同じ検出器回路を通じた反復）が用いられる場合を示す。図示のように、一連のデータ・サンプル２１０は、同期マーク２０５に対するそれらの絶対位置を用いて番号付けされている。データ・サンプル２１０は、一連のサンプル２２０によって表されるデータ検出器回路に渡される。データ検出器回路は、ＡおよびＢとしてラベルが付けられた２つの位相依存検出処理またはアルゴリズムを提供する。図示のように、データ・サンプル２１０からのデータ・サンプル０はＡ検出処理を用いて処理され、データ・サンプル２１０からのデータ・サンプル１はＢ検出処理を用いて処理される。ＡおよびＢ処理は、図示のようにデータ・サンプル２２０の残りの部分を通して交互に用いられる。
【００２８】
データ検出器回路による処理が完了した後に、データはデコーダ回路に導入される前に位相合わせされる。位相合わせは、サンプル２２５として示される。この場合、位相合わせは４Ｔ境界２４５に対して行われる。本発明の種々の実施形態によれば、他の位相合わせを用い得ることに留意されたい。データ検出処理の出力（サンプル２２０）はすでに４Ｔ境界に対して整列されているので、復号処理を行う前に所望の位相合わせを達成するために０Ｔの遅延が加えられる。示されている４Ｔ境界は、連続したまたは同時に起こる４Ｔ境界ではなく、データ検出器回路およびデータ・デコーダ回路を通じて処理するのに必要な時間に応じて、数百さらには数千サイクル離れている場合があることに留意されたい。したがって、たとえば４Ｔ境界２４５ｂは４Ｔ境界２４５ａの４サイクル後であるが、４Ｔ境界２４５ｃは４Ｔ境界２４５ｂの数百または数千サイクル後となり得る。
【００２９】
デコーダ回路による処理が完了した後に、データは、検出器回路（別の検出器回路、または同じ検出器回路を通じた別の反復）に導入される前に、位相シフトされる。位相シフトは、サンプル２３０として示される。位相シフトは、所与のサンプルに対して、前の検出処理（すなわちサンプル２２０に適用された検出処理）と比べて異なる位相依存検出処理が適用されることを確実にするように設計される。この場合、サンプルは１Ｔだけ遅延され、それによりデータ・サンプル２１０からのデータ・サンプル０はＢ検出処理を用いて処理され、データ・サンプル２１０からのデータ・サンプル１はＡ検出処理を用いて処理されるようになる。これは、サンプル２２０に対して適用された検出処理の逆である。データ・サンプル２１０の他のサンプルに対して、ＡおよびＢ処理は同様に反転される。
【００３０】
データ検出器回路による処理が完了した後に、データはデコーダ回路に導入される前に位相合わせされる。位相合わせは、サンプル２２５として示される。この場合、位相合わせは４Ｔ境界２４５に対して行われる。やはり、本発明の種々の実施形態によれば、他の位相合わせを用い得ることに留意されたい。データ検出処理の出力（サンプル２３０）は１Ｔ位相整列を示すので、復号処理を行う前に所望の位相合わせを達成するために３Ｔの遅延が加えられる。
【００３１】
デコーダ回路による処理が完了した後に、データは、検出器回路（別の検出器回路、または同じ検出器回路を通じた別の反復）に導入される前に、位相シフトされる。位相シフトは、サンプル２４０として示される。位相シフトは、所与のサンプルに対して、前の検出処理（すなわちサンプル２３０に適用された検出処理）と比べて異なる位相依存検出処理が適用されることを確実にするように設計される。この場合、サンプルはすでに位相合わせされており、それにより異なる位相依存処理が適用されることになる。具体的には、データ・サンプル２１０からのデータ・サンプル０はＡ検出処理を用いて処理され、データ・サンプル２１０からのデータ・サンプル１はＢ検出処理を用いて処理される。これは、サンプル２３０に対して適用された検出処理の逆である。データ・サンプル２２０の他のサンプルに対して、ＡおよびＢ処理は同様に反転される。したがって、０Ｔの位相シフトが適用される。
【００３２】
図示のように、各連続するデータ検出ステップに対して、データの異なる位相がデータ検出器に渡される。連続するデータ検出ステップにデータセットの異なる位相を渡すことにより、連続するデータ検出器回路を通じた連続するパスごとに異なる検出処理またはアルゴリズムが適用され、対応する変化がデータ検出器回路の出力に生じる。このようなシステム摂動は、データ入力が一定のタイプのエラーを示す場合にデータ収束の可能性を高める。図２ａの図式表示は例示のみであり、本明細書に記載された開示に基づいて当業者なら、本発明の種々の実施形態に対して行うことができる位相シフトおよび整列の複数の他の例を思い付くであろうことに留意されたい。
【００３３】
４Ｔ境界に対して動作する４Ｔ検出器に関して図２ａを説明したが、２Ｔ境界に対して動作する２Ｔ検出器にも当てはまることに留意されたい。このような場合、シフトは、図示のような４Ｔ境界２４５の代わりに２Ｔ境界に整列される。２Ｔ検出器の実施例は図２ｂに示され、これは本発明のいくつかの実施形態による連続するデータ検出器回路を通じた処理時のデータの位相シフトの図式表示２０１である。具体的には図式表示２０１は、それぞれが２つの位相依存検出処理またはアルゴリズムを提供する２つの連続するデータ検出器回路（または同じ検出器回路を通じた反復）が用いられる場合を示す。図示のように、一連のデータ・サンプル２１０は、同期マーク２０５に対するそれらの絶対位置を用いて番号付けされている。データ・サンプル２１０は、一連のサンプル２２１によって表されるデータ検出器回路に渡される。データ検出器回路は、ＡおよびＢとしてラベルが付けられた２つの位相依存検出処理またはアルゴリズムを提供する。図示のように、データ・サンプル２１０からのデータ・サンプル０はＡ検出処理を用いて処理され、データ・サンプル２１０からのデータ・サンプル１はＢ検出処理を用いて処理される。ＡおよびＢ処理は、図示のようにデータ・サンプル２２１の残りの部分を通して交互に用いられる。
【００３４】
データ検出器回路による処理が完了した後に、データはデコーダ回路に導入される前に位相合わせされる。位相合わせは、サンプル２２６として示される。この場合、位相合わせは２Ｔ境界２４６に対して行われる。本発明の種々の実施形態によれば、他の位相合わせを用い得ることに留意されたい。データ検出処理の出力（サンプル２２１）はすでに２Ｔ境界に対して整列されているので、復号処理を行う前に所望の位相合わせを達成するために０Ｔの遅延が加えられる。示されている２Ｔ境界は、連続したまたは同時に起こる２Ｔ境界ではなく、データ検出器回路およびデータ・デコーダ回路を通じて処理するのに必要な時間に応じて、数百さらには数千サイクル離れている場合があることにも留意されたい。したがって、たとえば２Ｔ境界２４６ｂは２Ｔ境界２４６ａの２サイクル後であるが、２Ｔ境界２４６ｃは２Ｔ境界２４６ｂの数百または数千サイクル後となり得る。
【００３５】
デコーダ回路による処理が完了した後に、データは、検出器回路（別の検出器回路、または同じ検出器回路を通じた別の反復）に導入される前に、位相シフトされる。位相シフトは、サンプル２３１として示される。位相シフトは、所与のサンプルに対して、前の検出処理（すなわちサンプル２２１に適用された検出処理）と比べて異なる位相依存検出処理が適用されることを確実にするように設計される。この場合、サンプルは１Ｔだけ遅延され、それによりデータ・サンプル２１０からのデータ・サンプル０はＢ検出処理を用いて処理され、データ・サンプル２１０からのデータ・サンプル１はＡ検出処理を用いて処理されるようになる。これは、サンプル２２１に対して適用された検出処理の逆である。データ・サンプル２１０の他のサンプルに対して、ＡおよびＢ処理は同様に反転される。
【００３６】
図示のように、各連続するデータ検出ステップに対して、データの異なる位相がデータ検出器に渡される。連続するデータ検出ステップにデータセットの異なる位相を渡すことにより、連続するデータ検出器回路を通じた連続するパスごとに異なる検出処理またはアルゴリズムが適用され、対応する変化がデータ検出器回路の出力に生じる。このようなシステム摂動は、データ入力が一定のタイプのエラーを示す場合にデータ収束の可能性を高める。図２ｂの図式表示は例示のみであり、本明細書に記載された開示に基づいて当業者なら、本発明の種々の実施形態に対して行うことができる位相シフトおよび整列の複数の他の例を思い付くであろうことに留意されたい。
【００３７】
図２ｃを参照すると、本発明のいくつかの実施形態による連続するデータ検出器回路を通じた処理時のデータの位相シフトの図式表示２５０が示される。具体的には図式表示２５０は、それぞれが４つの位相依存検出処理またはアルゴリズムを提供する４つの連続するデータ検出器回路（または同じ検出器回路を通じた反復）が用いられる場合を示す。データは、図２ａと同じ一連のデータ・サンプル２１０および同期マーク２０５に対して示される。データ・サンプル２１０は、一連のサンプル２６０によって表されるデータ検出器回路に渡される。データ検出器回路は、それぞれＡ、Ｂ、Ｃ、およびＤとしてラベルが付けられた４つの位相依存検出処理またはアルゴリズムを提供する。図示のように、データ・サンプル２１０からのデータ・サンプル０はＡ検出処理を用いて処理され、データ・サンプル２１０からのデータ・サンプル１はＢ検出処理を用いて処理され、データ・サンプル２１０からのデータ・サンプル２はＣ検出処理を用いて処理され、データ・サンプル２１０からのデータ・サンプル３はＤ検出処理を用いて処理される。Ａ、Ｂ、Ｃ、およびＤ処理は、図示のようにデータ・サンプル２６０の残りの部分を通して繰り返し用いられる。
【００３８】
データ検出器回路による処理が完了した後に、データはデコーダ回路に導入される前に位相合わせされる。位相合わせは、サンプル２６５として示される。この場合、位相合わせは４Ｔ境界２９５に対して行われる。本発明の種々の実施形態によれば、他の位相合わせを用い得ることに留意されたい。データ検出処理の出力（サンプル２６０）はすでに４Ｔ境界に対して整列されているので、復号処理を行う前に所望の位相合わせを達成するために０Ｔの遅延が加えられる。示されている４Ｔ境界は、連続したまたは同時に起こる４Ｔ境界ではなく、データ検出器回路およびデータ・デコーダ回路を通じて処理するのに必要な時間に応じて、数百さらには数千サイクル離れている場合があることにも留意されたい。したがって、たとえば４Ｔ境界２９５ｂは４Ｔ境界２９５ａの４サイクル後であるが、４Ｔ境界２９５ｃは４Ｔ境界２９５ｂの数百または数千サイクル後となり得る。
【００３９】
デコーダ回路による処理が完了した後に、データは、検出器回路（別の検出器回路、または同じ検出器回路を通じた別の反復）に導入される前に、位相シフトされる。位相シフトは、サンプル２７０として示される。位相シフトは、所与のサンプルに対して、前の検出処理（すなわちサンプル２６０に適用された検出処理）と比べて異なる位相依存検出処理が適用されることを確実にするように設計される。この場合、サンプルは１Ｔだけ遅延され、それによりデータ・サンプル２１０からのデータ・サンプル０はＢ検出処理を用いて処理され、データ・サンプル２１０からのデータ・サンプル１はＣ検出処理を用いて処理され、データ・サンプル２１０からのデータ・サンプル２はＤ検出処理を用いて処理され、データ・サンプル２１０からのデータ・サンプル３はＡ検出処理を用いて処理されるようになる。これは、サンプル２６０に適用された検出処理から順方向にシフトされる。Ａ、Ｂ、Ｃ、およびＤ処理は、図示のようにデータ・サンプル２１０の他のサンプルに対して同様にシフトされる。
【００４０】
データ検出器回路による処理が完了した後に、データはデコーダ回路に導入される前に位相合わせされる。位相合わせは、サンプル２７５として示される。この場合、位相合わせは４Ｔ境界２９５に対して行われる。やはり、本発明の種々の実施形態によれば、他の位相合わせを用い得ることに留意されたい。データ検出処理の出力（サンプル２７０）は１Ｔ位相整列を示すので、復号処理を行う前に所望の位相合わせを達成するために３Ｔの遅延が加えられる。
【００４１】
デコーダ回路による処理が完了した後に、データは、検出器回路（別の検出器回路、または同じ検出器回路を通じた別の反復）に導入される前に、位相シフトされる。位相シフトは、サンプル２８０として示される。位相シフトは、所与のサンプルに対して、前の検出処理（すなわちサンプル２７０に適用された検出処理）と比べて異なる位相依存検出処理が適用されることを確実にするように設計される。この場合、サンプルは２Ｔだけ遅延され、それによりデータ・サンプル２１０からのデータ・サンプル０はＣ検出処理を用いて処理され、データ・サンプル２１０からのデータ・サンプル１はＤ検出処理を用いて処理され、データ・サンプル２１０からのデータ・サンプル２はＡ検出処理を用いて処理され、データ・サンプル２１０からのデータ・サンプル３はＢ検出処理を用いて処理されるようになる。これは、サンプル２７０に適用された検出処理から順方向にシフトされる。Ａ、Ｂ、Ｃ、およびＤ処理は、図示のようにデータ・サンプル２１０の他のサンプルに対して同様にシフトされる。
【００４２】
データ検出器回路による処理が完了した後に、データはデコーダ回路に導入される前に位相合わせされる。位相合わせは、サンプル２８５として示される。この場合、位相合わせは４Ｔ境界２９５に対して行われる。やはり、本発明の種々の実施形態によれば、他の位相合わせを用い得ることに留意されたい。データ検出処理の出力（サンプル２８０）は２Ｔ位相整列を示すので、復号処理を行う前に所望の位相合わせを達成するために２Ｔの遅延が加えられる。
【００４３】
デコーダ回路による処理が完了した後に、データは、検出器回路（別の検出器回路、または同じ検出器回路を通じた別の反復）に導入される前に、位相シフトされる。位相シフトは、サンプル２９０として示される。位相シフトは、所与のサンプルに対して、前の検出処理（すなわちサンプル２８０に適用された検出処理）と比べて異なる位相依存検出処理が適用されることを確実にするように設計される。この場合、サンプルは３Ｔだけ遅延され、それによりデータ・サンプル２１０からのデータ・サンプル０はＤ検出処理を用いて処理され、データ・サンプル２１０からのデータ・サンプル１はＡ検出処理を用いて処理され、データ・サンプル２１０からのデータ・サンプル２はＢ検出処理を用いて処理され、データ・サンプル２１０からのデータ・サンプル３はＣ検出処理を用いて処理されるようになる。これは、サンプル２８０に適用された検出処理から順方向にシフトされる。Ａ、Ｂ、Ｃ、およびＤ処理は、図示のようにデータ・サンプル２１０の他のサンプルに対して同様にシフトされる。
【００４４】
図示のように、各連続するデータ検出ステップに対して、データの異なる位相がデータ検出器に渡される。連続するデータ検出ステップにデータセットの異なる位相を渡すことにより、連続するデータ検出器回路を通じた連続するパスごとに異なる検出処理またはアルゴリズムが適用され、対応する変化がデータ検出器回路の出力に生じる。このようなシステム摂動は、データ入力が一定のタイプのエラーを示す場合にデータ収束の可能性を高める。図２ｃの図式表示は例示のみであり、本明細書に記載された開示に基づいて当業者なら、本発明の種々の実施形態に対して行うことができる位相シフトおよび整列の複数の他の例を思い付くであろうことに留意されたい。
【００４５】
図３を参照すると、本発明の様々な実施形態による多位相データ検出回路を含む待ち行列検出／復号回路３００が示される。待ち行列検出／復号回路３００は、データ検出器３０８に供給されるデータ入力３０４を含む。データ検出器３０８は、非限定的に、ソフト出力ビタビ・アルゴリズム検出器（ＳＯＶＡ）または最大事後確率（ＭＡＰ）検出器を含む当技術分野で知られている任意のタイプのデータ検出器でよい。データ検出器３０８は、位相依存型であるデータ検出処理を適用する。たとえば、本発明のいくつかの実施形態では、データ検出器３０８は一時に４つのサンプルに対して動作し、第１の検出処理またはアルゴリズムは第１および第３のサンプルに適用され、第２の検出処理またはアルゴリズムは第２および第４のサンプルに適用される。したがってこの場合、データ検出器３０８の出力は、特定の入力が奇数位相または偶数位相にあるかどうかに応じて変化し、位相の変化は、データ検出器３０８から異なる出力を生じる。本発明の他の実施形態では、データ検出器３０８は一時に４つのサンプルに対して動作し、第１の検出処理またはアルゴリズムは第１のサンプルに適用され、第２の検出処理またはアルゴリズムは第２のサンプルに適用され、第３の検出処理またはアルゴリズムは第３のサンプルに適用され、第４の検出処理は第４のサンプルに適用される。したがってこの場合、データ検出器３０８の出力は、特定の入力が第１、第２、第３、または第４の位相にあるかどうかに応じて変化し、位相の変化は、データ検出器３０８から異なる出力を生じる。本発明の種々の実施形態に対して用いることができるデータ検出器回路の一例は、「Ｍｅｔｈｏｄｓ ａｎｄ Ａｐｐａｒａｔｕｓ ｆｏｒ ＭＡＰ Ｄｅｔｅｃｔｉｏｎ ｗｉｔｈ Ｒｅｄｕｃｅｄ Ｃｏｍｐｌｅｘｉｔｙ」という名称の米国特許出願第１２／０１７，７６５号に開示されている。上記の特許出願は、先にすべての目的において参照により本明細書に組み込まれている。本明細書に記載された開示に基づいて、当業者なら本発明の種々の実施形態に対して用いることができる様々なデータ検出器回路を思い付くであろう。本明細書に記載された開示に基づいて、当業者なら本発明の種々の実施形態により用いることができる、入力セットの位相依存処置を提供する様々なデータ検出器を思い付くであろう。
【００４６】
さらに、データ入力３０４は入力データ・バッファ３１２に供給され、このバッファは、データ入力３０４から受け取った複数のデータセットを保持するように設計される。入力データ・バッファ３１２の大きさは、以下でより十分に述べるように、少なくともデータ入力３０４を通じたデータセット入力の第１の反復処理が完了するまで、その同じデータセットが使用可能のままとなり、かつ処理されたデータがピンポン・バッファ３４８（すなわち、待ち行列バッファ）内で使用可能となるように、十分なバッファリングを用意するように選択することができる。入力データ・バッファ３１２は、データセットをデータ検出器３１６に供給する。データ検出器３１６は、データ検出器３０８と同じでよい。
【００４７】
データ検出器３０８とデータ検出器３１６の両方の出力は、マルチプレクサ３２０を通じてインターリーバ回路３２８に供給される。このような出力は、たとえば対数尤度の比の値とすることができる。インターリーバ回路３２８は、２つのピンポン・バッファ３２４、３３２を用いて、データ検出器３０８の出力をインターリーブし、別にデータ検出器３１６の出力をインターリーブする。ピンポン・バッファ３２４内のバッファの一方は、データ検出器３０８からの出力の、前のインターリーブ処理の結果を保持し、これは位相合わせ回路３９０を通じてＬＤＰＣデコーダ３３６にアンロードされる。位相合わせ回路３９０は、デコーダ入力３９２を、同期マークに対する特定の位相に整列される。たとえば、本発明のいくつかの実施形態では、デコーダ入力３９２は４Ｔ境界に整列される。本発明のいくつかの実施形態では、位相合わせ回路３９０は、ＬＤＰＣデコーダ３３６への入力が規定された境界に整列されるように、ＬＤＰＣデコーダ３３６への入力を遅延することが可能な遅延回路として実装される。したがって、たとえば、デコーダ入力３９２が４Ｔ境界上に整列されるべきであり、位相合わせ回路３９０が３Ｔ位相の入力を受け取る場合は、位相合わせ回路３９０は入力を１Ｔだけ遅延する。他の例として、位相合わせ回路３９０が２Ｔ位相の入力を受け取る場合は、位相合わせ回路３９０は入力を２Ｔだけ遅延する。他の例として、位相合わせ回路３９０が１Ｔ位相の入力を受け取る場合は、位相合わせ回路３９０は入力を３Ｔだけ遅延する。他の例として、位相合わせ回路３９０が４Ｔ位相の入力を受け取る場合は、位相合わせ回路３９０は単に、入力をデコーダ入力３９２として通過させる。デコーダ入力３９２にて４Ｔ以外の位相合わせを供給し、それに対応して位相合わせ回路３９０によって提供される遅延を変更し得ることに留意されたい。
【００４８】
データがピンポン・バッファ３２４からＬＤＰＣデコーダ３３６に供給されている間、他方のピンポン・バッファ３２４は、現在インターリーブされているデータ検出器３０８からのデータセットを保持する。同様に、ピンポン・バッファ３３２内のバッファの一方は、データ検出器３１６からの出力の、前のインターリーブ処理の結果を保持し、これはＬＤＰＣデコーダ３３６にアンロードされ、ピンポン・バッファ３２４の他方のバッファは、現在インターリーブされているデータ検出器３１６からのデータセットを保持する。
【００４９】
ＬＤＰＣデコーダ３３６は、１つまたは複数のデータセットを同時に復号することができる。一実施例としてＬＤＰＣデコーダ３３６は、ピンポン・バッファ３２４からのインターリーブされたデータセットを復号するように、またはピンポン・バッファ３３２からのインターリーブされたデータセットを復号するように、またはピンポン・バッファ３２４およびピンポン・バッファ３３２からのインターリーブされたデータセットを同時に復号するように設計することができる。復号データは、ハード決定出力３４０として供給されるか、かつ／またはデインターリーバ回路３４４に供給され、この回路は、ピンポン・バッファ３４８を用いて復号データをデインターリーブし、デインターリーブされたデータを位相シフト回路３８０を通じてデータ検出器３１６へ入力として供給する。ピンポン・バッファ３４８内のバッファの一方は、前のデインターリーブ処理の結果を保持し、これはデータ検出器３１６にアンロードされ、ピンポン・バッファ３４８の他方のバッファは、現在デインターリーブされている復号されたデータセットを保持する。ハード決定出力３４０は、デインターリーバ回路３５６に供給され、この回路は、ハード決定出力３４０をデインターリーブし、デインターリーブされた結果を出力データ・バッファ３６０に記憶する。最終的にデインターリーバ回路３５６は、出力データ・バッファ３６０に記憶された、デインターリーブされたデータを出力３７０として供給する。
【００５０】
デインターリーバ回路３４４から受け取られたデータは、位相合わせ回路３９０によって行われた位相合わせと一致するように、位相合わせされる。位相シフト回路３８０は、処理の段階に応じて、データ検出器３１６に渡されるデータ位相が、データ検出器３０８またはデータ検出器３１６によって処理された、以前のデータ位相とは異なるように、デインターリーバ回路３４４から受け取ったデータが位相シフトされるようにする。場合によっては、位相シフト回路は遅延回路として実装される。一実施形態では、位相変化は、符号語待ち時間カウント値３７６によって制御される。符号語待ち時間カウント値は、所与のデータセットに適用されたグローバル反復の数を示す。これは、データ検出器３０８およびデータ検出器３１６を通じて、データセットが処理された回数に対応する。符号語待ち時間カウント３７６を法とするデータ検出器３１６によってサポートされる位相依存検出処理またはアルゴリズムの数は、位相シフト回路３８０によって適用される位相シフトの大きさを決定するのに用いることができる。たとえば、データ検出器３１６が２つの位相依存検出処理またはアルゴリズムをもたらし、データセットがＬＤＰＣデコーダ３３６を１回通過しただけである場合は、位相シフト回路３８０は信号内に１Ｔの遅延を与えることができる。もう１つの例として、データセットがＬＤＰＣデコーダ３３６を２回通過した場合は、位相シフト回路３８０は０Ｔを与えることができる。一方、データ検出器３１６は４つの位相依存検出処理またはアルゴリズムをもたらし、データセットがＬＤＰＣデコーダ３３６を１回通過しただけである場合は、位相シフト回路３８０は信号内に１Ｔの遅延を与えることができ、データセットがＬＤＰＣデコーダ３３６を２回通過した場合は、位相シフト回路３８０は２Ｔを与えることができ、データセットがＬＤＰＣデコーダ３３６を３回通過した場合は、位相シフト回路３８０は３Ｔを与えることができ、データセットがＬＤＰＣデコーダ３３６を４回通過した場合は、位相シフト回路３８０は０Ｔを与えることができる。本明細書に記載された開示に基づいて、当業者なら、データ検出器３１６によってサポートされる位相依存処理またはアルゴリズムの数に応じて位相シフト回路３８０によって実装することができる、様々な位相シフトを思い付くであろう。
【００５１】
動作時は、データ入力３０４を通じて第１のデータセットがデータ検出器３０８に導入される。データ検出器３０８は、そのチャネル検出アルゴリズムを実行し、ハード出力とソフト出力の両方をマルチプレクサ３２０に供給する。ハードおよびソフト決定データは、ピンポン・バッファ３２４の一方のバッファに書き込まれる。検出器出力がバッファに書き込まれるのと同時に、インターリーバ３２８は、連続したデータを、インターリーバ・アルゴリズム／マッピングに基づいて連続しないメモリ／バッファ・アドレスに書き込むことにより、データセットをインターリーブする。インターリーバ３２８がインターリーブ処理を完了した後、インターリーブされたデータは位相合わせ回路３９０を通じてＬＤＰＣデコーダ３３６に通され、位相合わせ回路３９０はＬＤＰＣデコーダ３３６によって期待される位相境界に沿ってデータを整列させる。位相合わせされたデータは、ＬＤＰＣデコーダ３３６によって復号される。データが収束する場合は、ＬＤＰＣデコーダ３３６は、その出力をハード決定出力３４０として出力データ・バッファ３６０に書き込み、その特定のデータセットに対する処理は完了される。あるいは、データが収束しない場合は、ＬＤＰＣデコーダ３３６は、その出力（ソフトおよびハードの両方）をピンポン・バッファ３４８に書き込む。
【００５２】
ピンポン・バッファ３４８に書き込まれたデータは、位相シフト回路３８０を通じてデータ検出器３１６にフィードバックされる。位相シフト回路３８０は、可能ならデータの新しい位相がデータ検出器３１６に渡されるように、データに位相シフトを適用する。データ検出器３１６は、入力データ・バッファ３１２から、ピンポン・バッファ３４８内の出力に対応するデータセットを選択し、それを位相シフト回路３８０から供給されるものと位相合わせし、ピンポン・バッファ３４８からフィードバックされた、ＬＤＰＣデコーダ３３６によって発生されたソフト出力データに補助されて、後続するデータ検出を実行する。入力データ・バッファ３１２内に維持されたデータのために、前に発生されたソフト・データを用いることにより、概してデータ検出器３１６は、後続するチャネル検出を高められた精度で実行する。この後続するチャネル検出の出力は、マルチプレクサ３２０を通じてインターリーバ３２８に通される。データは、ピンポン・バッファ３３２の一方のバッファに書き込まれ、インターリーバ３２８はデータをインターリーブする。次いで、インターリーブされたデータは、位相合わせ回路３９０を通じてＬＤＰＣデコーダ３３６に通され、そこで２回目の復号を受ける。第１の反復と同様に、データが収束したか、またはデータを取り扱うのにピンポン・バッファ３４８のスペースが不十分であるかどうかの判断がなされる。そうである場合は、ＬＤＰＣデコーダ３３６はその出力をハード決定出力３４０として出力データ・バッファ３６０に書き込み、その特定のデータセットに対する処理は完了する。あるいは、データが収束せず、かつ追加のデータセットを受け取るためにピンポン・バッファ３４８内に十分なバッファ・スペースがある場合は、ＬＤＰＣデコーダ３３６は、その出力（ソフトおよびハードの両方）をピンポン・バッファ３４８に書き込み、そこでそれは、可能な場合は前に渡されたのとは異なる、データ検出器３１６に渡されたデータの位相を用いた第３のパスのためにデータ検出器３１６に戻される。ピンポン・バッファ３４８内の十分なスペースとは、第２の検出器およびデコーダからのデータセットがピンポン・バッファに書き込まれた後に、少なくとも、第１の検出器およびデコーダからのデータセットのために予約されたスペースを有することで定義される。
【００５３】
一例とし、第１のデータセットがデータ入力３０４に印加され、収束するのに複数回の反復を要し、一方、データ入力３０４に印加されたすべての後続するデータセットが第１のパスで（すなわち単一の反復で）収束する場合があり得ることに留意されたい。このような場合、第１のデータセットは、出力データ・バッファ３６０内で使用可能なメモリの大きさによって制限される、複数の回数（すなわち複数回の反復）だけ処理することができる。出力データ・バッファ３６０が満杯になった後、または出力の順序付けられたセットが使用可能になった後、第１のデータセットに対応する最新のハード決定出力がハード決定出力として供給され、デインターリーバ３５６は、出力を再順序付けし、第１の出力を第１の位相に置く。これがなされた状態で、出力データ・バッファ３６０は、出力３７０としてフラッシュアウトされる。本発明のいくつかの実施形態では、デインターリーバ３５６は再順序付けを行わず、出力データ・バッファ３６０は非常に限られたサイズを有する。このような場合、データセットは、出力３７０の受け取り側がデータをどれだけ長く待ち得るかだけによって制限される、非常に多くの回数（すなわち、多数の反復）、処理され得ることが考えられる。別の例として、データ入力３０４として印加されたすべてのデータが、その第１のパスで収束することがあり得る。このような場合、データ検出器３１６、ＬＤＰＣデコーダ３３６、および／またはデインターリーバ３４４は、電力を節約するために節電モードに置いてもよい。さらに別の例として、データ入力３０４に印加されたすべてのデータセットが第１のパス（すなわち単一の反復）で収束しない場合があり得る。このような場合、すべてのデータセットは２回反復されることになる。また、ピンポン・バッファ３２４、３３２、２４８にスペースを追加すると共に、１つまたは複数の追加のデータ検出器を追加することができ、これはかなりの数の密接に位置するデータセットが収束しない場合に、より多くの反復を容易にし得ることにも留意されたい。このような場合、すべてのデータセットが検出器の数と同じ反復回数で復号されることを、保証することができる。
【００５４】
本明細書に記載された開示に基づいて、データをデータ検出器３１６に導入する前に、データを位相シフトすることを含む、待ち行列検出／復号回路３００は、データ検出器３１６を通じた連続するパスごとに異なる検出処理またはアルゴリズムが適用され、対応する変化がデータ検出器３１６の出力に生じることを可能にする。このようなシステム摂動は、データ入力が一定のタイプのエラーを示す場合にデータ収束の可能性を高める。
【００５５】
図４を参照すると、流れ図４００は、本発明の１つまたは複数の実施形態による多位相データ検出処理のための処理を示す。流れ図４００に従ってアナログ入力が、受け取られる（ブロック４０２）。アナログ入力は、任意の数の異なるデータ源から受け取ることができる。たとえば、この方法がハードディスク・ドライブに実施される場合は、アナログ入力は記憶媒体から得ることができる。あるいは、この方法がデータ伝送システム内に実施される場合は、アナログ入力は受信機から得ることができる。本明細書に記載された開示に基づいて、当業者なら本発明の様々なアナログ入力の供給源を思い付くであろう。アナログ入力は、様々なアナログ処理を受けさせることができる（ブロック４０４）。このような処理は、非限定的に、当技術分野で知られているように増幅、等価、および／またはフィルタリングを含むことができる。本明細書に記載された開示に基づいて当業者なら、本発明の種々の実施形態により、アナログ信号に適用し得る様々なアナログ処理を思い付くであろう。
【００５６】
処理されたアナログ入力は、アナログ−デジタル変換器を用いて一連のデジタル・サンプルに変換される（ブロック４０６）。この処理は、アナログ信号を一連の対応するデジタル・サンプルに変換するための、当技術分野で知られている任意の手法を用いて行うことができる。場合によっては、結果としてのデジタル・サンプルは、フィルタリングされる（ブロック４０８）。このようなフィルタリングは、たとえば当技術分野で知られているようなデジタル有限インパルス応答フィルタを用いて行うことができる。フィルタリングされたデータはデータ検出回路に渡され、そこではデータに対してデータ検出アルゴリズムが適用される（ブロック４１０）。データ検出回路は、２つ以上の位相依存検出処理またはアルゴリズムを提供する、当技術分野で知られている任意のデータ検出回路でよい。場合によってはデータ検出回路は、ソフト出力ビタビ・アルゴリズム検出器（ＳＯＶＡ）または最大事後確率（ＭＡＰ）検出器とすることができる。たとえば本発明のいくつかの実施形態では、データ検出器回路は一時に４つのサンプルに対して動作し、第１の検出処理またはアルゴリズムは第１および第３のサンプルに適用され、第２の検出処理またはアルゴリズムは第２および第４のサンプルに適用される。したがってこの場合、データ検出器回路の出力は、特定の入力が奇数位相または偶数位相にあるかどうかに応じて変化し、位相の変化は、異なる出力を生じる。本発明の他の実施形態では、データ検出器回路は一時に４つのサンプルに対して動作し、第１の検出処理またはアルゴリズムは第１のサンプルに適用され、第２の検出処理またはアルゴリズムは第２のサンプルに適用され、第３の検出処理またはアルゴリズムは第３のサンプルに適用され、第４の検出処理は第４のサンプルに適用される。したがってこの場合、データ検出器回路の出力は、特定の入力が第１、第２、第３、または第４の位相にあるかどうかに応じて変化し、位相の変化は、異なる出力を生じる。
【００５７】
次いでデータ検出処理からの出力は、次に最も近いデコーダ境界に位相合わせされる（ブロック４１２）。たとえば、デコーダ境界が４Ｔ境界であり、データ検出処理の出力の位相整列が４Ｔ境界上である場合は、データ検出処理の出力に０Ｔの遅延が適用される。データ検出処理の出力の位相整列が１Ｔ境界上である場合は、データ検出処理の出力に３Ｔの遅延が適用され、データ検出処理の出力の位相整列が２Ｔ境界上である場合は、データ検出処理の出力に２Ｔの遅延が適用され、データ検出処理の出力の位相整列が３Ｔ境界上である場合は、データ検出処理の出力に１Ｔの遅延が適用される。本発明の種々の実施形態に対して、他の境界を使用してもよいことに留意されたい。次いで、位相合わせされたデータ検出処理の出力はデコーダ回路に渡され、そこではデータに対して復号アルゴリズムが適用される（ブロック４１４）。当技術分野で知られている任意の復号処理を用いることができる。たとえば復号処理は、当技術分野で知られている低密度パリティチェック復号処理とすることができる。
【００５８】
次いで、もう１つのグローバル反復が行われるべきかどうかが判定される（ブロック４２０）。固定回数のグローバル反復が行われる場合は、これはすべての所望のグローバル反復がすでに処理されたかどうかの判定を含む。あるいは、可変回数のグローバル反復が可能な場合は、これは以前の処理が収束したかどうか、または最大反復回数がすでに実行されたかどうかの判定を含む。さらなるグローバル反復が要求されない場合（ブロック４２０）は、処理の結果が報告され（ブロック４２２）、処理は新たに開始する（ブロック４０２）。
【００５９】
あるいは、追加のグローバル反復が要求される場合（ブロック４２０）は、前の（１つまたは複数の）データ検出処理（ブロック４１０）で渡されたデータの位相が判定される（ブロック４２４）。たとえば、データ検出処理が２つの位相依存処理またはアルゴリズムＡおよびＢを提供する場合は、第１のサンプルがＡまたはＢ処理を用いて処理されたかどうかが判定される。別の例として、データ検出処理が４つの位相依存処理またはアルゴリズムＡ、Ｂ、Ｃ、およびＤを提供する場合は、第１のサンプルがＡ、Ｂ、Ｃ、またはＤ処理を用いて処理されたかどうかが判定される。前に適用された（１つまたは複数の）データ検出処理の判定に基づいて、次の位相が選択される（ブロック４２６）。上記の２つの位相の例を用いると、前の処理時に処理されたデータの第１のサンプルにＡアルゴリズムが適用されていた場合は、後続する処理の第１のサンプルにはＢアルゴリズムが適用されることになる。復号データは、データ検出器の選択された位相に整列するように位相シフトされる（ブロック４２６）。このシフトを行った後に、ブロック４１０〜４２０の処理が繰り返される。この処理は、追加のグローバル反復が必要なくなるまで継続する（ブロック４２０）。
【００６０】
図５を参照すると、本発明の様々な実施形態による多位相データ検出回路を含む記憶システム５００が示される。記憶システム５００は、たとえばハードディスク・ドライブとすることができる。記憶システム５００は、組込型多位相データ検出回路を有するリードチャネル５１０を含む。組込型多位相データ検出回路は、連続するデータ検出の反復に供給されるデータ位相をシフトすることが可能な、任意のサンプリング更新回路とすることができる。したがって、たとえば組込型多位相データ検出回路は、非限定的に、上記の図１または図３に関連して説明したもののいずれでもよい。さらに記憶システム５００は、インターフェース・コントローラ５２０、プリアンプ５７０、ハードディスク・コントローラ５６６、モータ・コントローラ５６８、スピンドルモータ５７２、ディスク板５７８、およびリード／ライトヘッド組立体５７６を含む。インターフェース・コントローラ５２０は、ディスク板５７８への、またはディスク板５７８からのデータのアドレス指定およびタイミングを制御する。ディスク板５７８上のデータは、一群の磁気信号からなり、この信号は、リード／ライトヘッド組立体５７６がディスク板５７８の上に正しく位置決めされたときに組立体によって検出することができる。通常の読み出し動作ではリード／ライトヘッド組立体５７６は、モータ・コントローラ５６８によってディスク板５７８上の所望のデータ・トラックの上に正確に位置決めされる。モータ・コントローラ５６８は、ハードディスク・コントローラ５６６の指示の下に、リード／ライトヘッド組立体５７６をディスク板５７８上の正しいデータ・トラックへ移動することによってディスク板５７８に対してリード／ライトヘッド組立体を位置決めすること、およびスピンドルモータ５７２を駆動することの両方を行う。スピンドルモータ５７２は、所定の回転速度（ＲＰＭ）でディスク板５７８を回転させる。
【００６１】
リード／ライトヘッド組立体５７６が正しいデータ・トラックに近接して位置決めされた後、ディスク板５７８上のデータを表す磁気信号は、ディスク板５７８がスピンドルモータ５７２によって回転されるのに従って、リード／ライトヘッド組立体５７６によって検出される。検出された磁気信号は、ディスク板５７８上の磁気データを表す連続した微小なアナログ信号としてもたらされる。この微小なアナログ信号は、リード／ライトヘッド組立体５７６からプリアンプ５７０を通じてリードチャネル・モジュール５１０に転送される。プリアンプ５７０は、ディスク板５７８からアクセスされた微小なアナログ信号を増幅するように動作可能である。さらにプリアンプ５７０は、ディスク板５７８上に書き込まれる予定の、リードチャネル・モジュール５１０からデータを増幅するように動作可能である。リードチャネル・モジュール５１０は、初めにディスク板５７８に書き込まれた情報を再現するために、受け取ったアナログ信号を復号しデジタル化する。このデータは、読み出しデータ５０３として、それを受け取る回路に供給される。書き込み動作は、先の読み出し動作のほぼ反対であり、書き込みデータ５０１がリードチャネル・モジュール５１０に供給される。次いでこのデータは符号化され、ディスク板５７８上に書き込まれる。
【００６２】
図６を参照すると、本発明の１つまたは複数の実施形態による多位相データ検出回路を有する受信機６２０を含む通信システム６００が示される。通信システム６００は、当技術分野で知られているように、転送媒体６３０を通じて符号化された情報を送信するように動作可能な送信機を含む。符号化されたデータは、受信機６２０によって転送媒体６３０から受信される。受信機６２０には、多位相データ検出回路が組み込まれる。組込型多位相データ検出回路は、連続するデータ検出の反復に供給されるデータ位相をシフトすることが可能な任意のサンプリング更新回路とすることができる。したがってたとえば、組込型多位相データ検出回路は、非限定的に、上記の図１または図３に関連して説明したもののいずれでもよい。
【００６３】
最後に、本発明は、データ処理を行うための新規なシステム、デバイス、方法、および装置を提供する。本発明の１つまたは複数の実施形態について上記で述べてきたが、当業者には、本発明の趣旨から変わることなく、様々な代替形態、変更形態、および等価物が明らかであろう。したがって上記の説明は、添付の特許請求の範囲で定義される本発明の範囲を限定するものと見なされるべきではない。
【技術分野】
【０００１】
本発明は、情報を転送するためのシステムおよび方法に関し、より詳細には受け取ったデータセットに対してデータ検出を行うためのシステムおよび方法に関する。
【背景技術】
【０００２】
様々なシステムが、送信機と受信機の間の情報の転送に依存する。たとえば無線伝送システムは、無線伝送媒体にわたって受信機に情報を送る伝送デバイスを含み、伝送デバイスは、初めに転送された情報を再現することを試みる。もう１つの例として、ハードディスク・ドライブは、記憶媒体にデータを送信し、すなわち書き込み、後に記憶媒体からのデータにアクセスする。両方の場合で、初めに伝送された情報を再現する試みにおいて、受け取ったデータを検出するために１つまたは複数のデータ検出器回路を利用することができる。場合によっては、受け取ったデータ内に訂正されないエラーが残り、初めに伝送された情報が失われることがあり得る。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】米国特許出願第１２／０１７，７６５号
【発明の概要】
【発明が解決しようとする課題】
【０００４】
したがって少なくとも上記の理由により、当技術分野では、受け取ったデータを処理するための先進のシステムおよび方法が必要である。
【課題を解決するための手段】
【０００５】
本発明は、情報を転送するためのシステムおよび方法に関し、より詳細には受け取ったデータセットに対してデータ検出を行うためのシステムおよび方法に関する。
【０００６】
本発明のいくつかの実施形態は、データ処理回路を提供する。このような回路は、第１のデータ検出回路であって、データセットに対して位相依存データ検出アルゴリズムを適用し、それにより第１のデータ検出回路の第１の出力は、第１のデータ検出回路に渡されたデータセットの位相に応じて変化するようになる、第１のデータ検出回路を含む。データセットの第１の位相は、第１のデータ検出回路に渡される。回路はさらに、データセットの第２の位相が位相シフトされた出力として供給されるように、第１の出力から派生する物を位相シフトする位相シフト回路と、第２のデータ検出回路であって、位相シフトされた出力に位相依存データ検出アルゴリズムを適用し、それにより第２のデータ検出回路の第２の出力は少なくとも部分的に、第２のデータ検出回路に渡されたデータセットの異なる位相により第１の出力から変化するようになる第２のデータ検出回路とを含む。
【０００７】
本発明の様々な実施形態は、データ処理回路を提供する。このような回路は、第１のデータ検出回路であって、データセットに対して位相依存データ検出アルゴリズムを適用し、それにより第１のデータ検出回路の第１の出力は、第１のデータ検出回路に渡されたデータセットの位相に応じて変化するようになる、第１のデータ検出回路を含む。データセットの第１の位相は、第１のデータ検出回路に渡される。回路はさらに、復号出力を生じるように第１の出力に復号アルゴリズムを適用するデコーダ回路と、データセットの第２の位相が、位相シフトされた出力として供給されるように、復号出力を位相シフトする位相シフト回路とを含む。第２の検出回路は、位相シフトされた出力に位相依存データ検出アルゴリズムを適用し、それにより第２のデータ検出回路の第２の出力は少なくとも部分的に、第２のデータ検出回路に渡されたデータセットの異なる位相により第１の出力から変化するようになる。
【０００８】
上記の実施形態のいくつかの場合は、第１のデータ検出回路は、第２のデータ検出回路とは異なる。上記の実施形態の他の場合は、第１のデータ検出回路と第２のデータ検出回路は、単一のデータ検出回路として実装される。上記の実施形態の特定の場合は、デコーダは低密度パリティチェック・デコーダであり、第１のデータ検出回路はＳＯＶＡ検出器回路またはＭＡＰ検出器回路である。
【０００９】
上記の実施形態のいくつかの場合は、第１のデータ検出回路と第２のデータ検出回路は、２つの位相依存検出処理を提供する。上記の実施形態の他の場合は、第１のデータ検出回路と第２のデータ検出回路は、４つの位相依存検出処理を提供する。上記の実施形態の様々な場合では、位相シフト回路は遅延回路である。遅延回路は、データ入力を可変量だけシフトさせるように動作可能な可変遅延回路でよい。特定の場合では、回路はさらに、第１の出力をデコーダ回路に渡す前に、第１の出力をデコーダ境界に整列させるように動作可能な位相合わせ回路を含む。１つの特定の場合では、デコーダ境界は４Ｔ境界である。場合によっては、位相合わせ回路は可変遅延回路である。
【００１０】
本発明の他の実施形態は、データ処理の方法を提供する。方法は、データセットを受け取ることと、データセットに第１のデータ検出を行うこととを含む。第１のデータ検出は位相依存データ検出であり、その結果、第１のデータ検出が適用されるデータセットの位相に応じて変化する第１の出力を生じる。第１のデータ検出は、データセットの第１の位相に適用される。復号出力を生じるように第１の出力に対してデータ復号が行われ、データセットの第２の位相が、位相シフトされた出力として供給されるように、復号出力に位相シフトが適用される。位相シフトされた出力に、第２のデータ検出が行われる。第２のデータ検出は位相依存データ検出であり、その結果、渡された入力の位相に応じて変化する第２の出力を生じる。
【００１１】
上記の実施形態のいくつかの場合は、方法はさらに、第１の出力をデコーダ回路に渡す前に、第１の出力がデコーダ境界に整列されるように、第１の出力を位相合わせすることを含む。場合によっては、第１の出力を位相合わせすることは、第１の出力に可変遅延を適用することを含む。上記の実施形態の特定の場合は、第１のデータ検出と第２のデータ検出は、同じデータ検出回路を用いて行われる。このような場合、方法はさらに、第１のデータ検出を行う前に、特定の位相に整列させるようにデータセットを位相シフトすることを含む。
【００１２】
この概要は、本発明のいくつかの実施形態の全体的な概略を示すものにすぎない。本発明の多くの他の目的、特徴、利点、および他の実施形態は、以下の詳細な説明、添付の特許請求の範囲、および添付の図面から、より十分に明らかとなるであろう。
【００１３】
本発明の様々な実施形態のさらなる理解は、本明細書の残りの部分で説明される図を参照することによって得られる。図において、同様な構成要素を指すのに、複数の図面にわたって同じ参照番号が用いられる。いくつかの場合は、複数の同様な構成要素の１つを示すために、小文字からなるサブラベルが付随する。存在するサブラベルの指定なしに参照番号が参照されるときは、すべてのそのような複数の同様な構成要素を指すものとする。
【図面の簡単な説明】
【００１４】
【図１】本発明のいくつかの実施形態による多位相データ検出回路を含むデータ処理回路を示す図である。
【図２ａ】本発明のいくつかの実施形態による位相シフト型データ処理の図式表示である。
【図２ｂ】本発明のいくつかの実施形態による位相シフト型データ処理の図式表示である。
【図２ｃ】本発明のいくつかの実施形態による位相シフト型データ処理の図式表示である。
【図３】本発明の様々な実施形態による多位相データ検出回路を含むデータ処理回路に基づく待ち行列検出／復号を示す図である。
【図４】本発明の１つまたは複数の実施形態による多位相データ検出処理のための処理を示す流れ図である。
【図５】本発明の様々な実施形態による多位相データ検出回路を含む記憶システムを示す図である。
【図６】本発明の１つまたは複数の実施形態による多位相データ検出回路を含む通信システムを示す図である。
【発明を実施するための形態】
【００１５】
本発明は、情報を転送するためのシステムおよび方法に関し、より詳細には受け取ったデータセットに対してデータ検出を行うためのシステムおよび方法に関する。
【００１６】
本発明の様々な実施形態は、一連のデータ検出器回路を通じた、かつ／または同じデータ検出器回路を通る連続するパスを通じた処理を含むデータ処理を行う。データ検出器回路は、位相依存型であり、それにより同じ検出器回路によってサンプルセットの１つの位相は、サンプルセットの他の位相とは異なって処置される。一例として、高い基数のトレリスに適用されるフルレート・データ検出アルゴリズムを用いる検出器は、何らかの位相依存を示す。たとえば、１／２レートのデータ検出器は基数４のトレリスを用い、この場合、各状態を出るまたは入る４つの分岐があり、各分岐は２Ｔに対応し、ただしＴはビット周期を表す。もう１つの例として、１／４レートのデータ検出器は基数１６のトレリスを用い、この場合、各状態を出るまたは入る１６個の分岐があり、各分岐は４Ｔに対応する。より高次の基数の検出器も可能であり、この場合、分岐当たりのビット数はＮであり、基数は２Ｎである。基数２Ｎの検出器は、サンプルされたデータセットをＮ個の分岐位置に分解し、データセットに対して位置依存検出アルゴリズムを行う。連続する検出器反復に対して、データセットは、分岐位置のそれぞれに対して異なる処置を得るように、異なる位相にて導入される。本明細書では「位相」という用語は、データ検出器回路によって適用される異なるデータ検出アルゴリズムに対する、データセットのロケーションまたは位置を示すために用いられる。したがってたとえば、データセットが２つの位置に分解される場合（すなわち、ビット０はＡ位置にあり、ビット１はＢ位置にあり、ビット２はＡ位置にあり、ビット３はＢ位置にあるなど）、第１のデータ検出の反復時は、ビット０はデータ検出器回路の第１のアルゴリズムまたは分岐によって処置され、ビット１はデータ検出器回路の第２のアルゴリズムまたは分岐によって処置される。後続するデータ検出の反復では、ビット０はデータ検出器回路の第２のアルゴリズムまたは分岐によって処置され、ビット１はデータ検出器回路の第１のアルゴリズムまたは分岐によって処置される。
【００１７】
一実施例として本発明のいくつかの実施形態では、一時に４つのサンプルに対して動作する検出器回路（すなわち４Ｔ検出器）が利用され、第１の検出処理またはアルゴリズムは第１および第３のサンプルに適用され、第２の検出処理またはアルゴリズムは第２および第４のサンプルに適用される。したがってこの場合、検出器回路の出力は、特定の入力が奇数位相または偶数位相にあるかどうかに応じて変化し、位相の変化は、検出器回路から異なる出力を生じる。上記の例は、一時に２つのサンプルに対して働く検出器（すなわち２Ｔ検出器）の場合も等しく良好に役立つことに留意されたい。本発明の他の実施形態では、一時に４つのサンプルに対して動作する検出器回路が利用され、第１の検出処理またはアルゴリズムは第１のサンプルに適用され、第２の検出処理またはアルゴリズムは第２のサンプルに適用され、第３の検出処理またはアルゴリズムは第３のサンプルに適用され、第４の検出処理は第４のサンプルに適用される。したがってこの場合、検出器回路の出力は、特定の入力が第１、第２、第３、または第４の位相にあるかどうかに応じて変化し、位相の変化は、検出器回路から異なる出力を生じる。本明細書に記載される説明の大部分は、２つまたは４つの位相依存経路を提供する４Ｔデータ検出器回路に焦点を合わせているが、非限定的に、いくつかの数のデータ依存経路を提供する２Ｔおよび８Ｔデータ検出器を含む他のデータ検出器を用いてもよいことに留意されたい。
【００１８】
実施形態においては、（１つまたは複数の）検出器回路を通じた連続するパスのために、サンプルの位相がシフトされる。たとえば、２つの異なる位相処置を提供する同じ検出器回路の３つの段階が実装されたシステムでは、入力データの１つの位相を第１の検出器回路に印加することができ、入力データの別の位相を第２の検出器回路に印加することができ、入力データのさらに別の位相を第３の検出器回路に印加することができる。このようにして、異なる検出処理またはアルゴリズムが各連続するパスに適用され、対応する変化を検出器出力に生ずる。このようなシステム摂動は、データ入力が一定のタイプのエラーを示す場合にデータ収束の可能性を高める。
【００１９】
図１を参照すると、本発明のいくつかの実施形態による多位相データ検出回路を含むデータ処理回路１００が示され、データ処理回路１００は、アナログ入力１０２を受け取り、一連のデータ・サンプル１０６を供給するアナログ−デジタル変換器１０４を含む。アナログ入力１０２は、もとのデータ源（図示せず）から得られる情報に基づいてアナログ処理回路（図示せず）から受け取ることができる。一実施例として、もとのデータ源は記憶媒体とすることができ、その場合、データ処理回路１００はハードディスク・ドライブの一部として実装される。もう１つの実施例として、もとのデータ源は伝送媒体とすることができ、その場合、データ処理回路１００は伝送システムの一部として実装される。本明細書に記載された開示に基づいて、当業者なら本発明の種々の実施形態に対して用いることができる様々なもとのデータ源を思い付くであろう。
【００２０】
デジタル・サンプル１０６は、グローバル反復回路１１０に供給される。これらのサンプルは直接、またはデジタル・フィルタ（図示せず）などの何らかの介在回路を通じて供給することができる。グローバル反復回路１１０は、検出器出力１１４を位相合わせ回路１１６に供給するデータ検出器回路１１２を含む。データ検出器回路１１２は、非限定的に、ソフト出力ビタビ・アルゴリズム検出器（ＳＯＶＡ：ｓｏｆｔ ｏｕｔｐｕｔ Ｖｉｔｅｒｂｉ ａｌｇｏｒｉｔｈｍ ｄｅｔｅｃｔｏｒ）または最大事後確率（ＭＡＰ：ｍａｘｉｍｕｍ ａ ｐｏｓｔｅｒｉｏｒｉ）検出器を含む当技術分野で知られている任意のタイプのデータ検出器でよい。データ検出器回路１１２は、位相依存型であるデータ検出処理を適用する。たとえば本発明のいくつかの実施形態では、データ検出器回路１１２は一時に４つのサンプルに対して動作し、第１の検出処理またはアルゴリズムは第１および第３のサンプルに適用され、第２の検出処理またはアルゴリズムは第２および第４のサンプルに適用される。したがってこの場合、検出器出力１１４は、特定の入力が奇数位相または偶数位相にあるかどうかに応じて変化し、位相の変化は、データ検出器回路１１２から異なる出力を生じる。本発明の他の実施形態では、データ検出器回路１１２は一時に４つのサンプルに対して動作し、第１の検出処理またはアルゴリズムは第１のサンプルに適用され、第２の検出処理またはアルゴリズムは第２のサンプルに適用され、第３の検出処理またはアルゴリズムは第３のサンプルに適用され、第４の検出処理は第４のサンプルに適用される。したがってこの場合、検出器出力１１４は、特定の入力が第１、第２、第３、または第４の位相にあるかどうかに応じて変化し、位相の変化は、データ検出器回路１１２から異なる出力を生じる。本発明の種々の実施形態に対して用いることができるデータ検出器回路の一例は、Ｆｉｔｚｐａｔｒｉｃｋらによる２００８年１月２２日出願の「Ｍｅｔｈｏｄｓ ａｎｄ Ａｐｐａｒａｔｕｓ ｆｏｒ ＭＡＰ Ｄｅｔｅｃｔｉｏｎ ｗｉｔｈ Ｒｅｄｕｃｅｄ Ｃｏｍｐｌｅｘｉｔｙ」という名称の米国特許出願第１２／０１７，７６５号に開示されている。上記の特許出願は、本願の譲受人に譲渡され、上記の特許出願の全体はすべての目的において参照により本明細書に組み込まれる。本明細書に記載された開示に基づいて、当業者なら本発明の種々の実施形態に対して用いることができる様々なデータ検出器回路を思い付くであろう。本明細書に記載された開示に基づいて、当業者なら本発明の種々の実施形態により用いることができる、入力セットの位相依存処置を提供する様々なデータ検出器を思い付くであろう。
【００２１】
位相合わせ回路１１６は、検出器出力１１４を受け取り、同期マークまたは他のロケーション表示に対する特定の位相に整列されたデコーダ入力１１８を供給する。たとえば本発明のいくつかの実施形態では、デコーダ入力１１８は、４Ｔ境界上に整列される。本発明のいくつかの実施形態では、位相合わせ回路１１６は、デコーダ入力１１８が規定された境界に整列されるように、デコーダ入力１１８を遅延することが可能な遅延回路として実装される。したがってたとえば、デコーダ入力１１８が４Ｔ境界上に整列されるべきであり、位相合わせ回路１１６が３Ｔ位相の入力を受け取る場合は、位相合わせ回路１１６は入力を１Ｔだけ遅延する。他の例として、位相合わせ回路１１６が２Ｔ位相の入力を受け取る場合は、位相合わせ回路１１６は入力を２Ｔだけ遅延する。他の例として、位相合わせ回路１１６が１Ｔ位相の入力を受け取る場合は、位相合わせ回路１１６は入力を３Ｔだけ遅延する。他の例として、位相合わせ回路１１６が４Ｔ位相の入力を受け取る場合は、位相合わせ回路１１６は単に、入力をデコーダ入力１１８として通過させる。デコーダ入力１１８にて４Ｔ以外の位相合わせを供給し、それに対応して位相合わせ回路１１６によって提供される遅延を変更し得ることに留意されたい。
【００２２】
データ・デコーダ回路１２０は、デコーダ入力１１８を受け取り、それに復号アルゴリズムを適用し、復号出力１２２を供給する。データ・デコーダ回路１２０は、非限定的に、低密度パリティチェック・デコーダ（ＬＤＰＣ：ｌｏｗ ｄｅｎｓｉｔｙ ｐａｒｉｔｙ ｃｈｅｃｋ ｄｅｃｏｄｅｒ）を含む当技術分野で知られている任意のデコーダ回路でよい。本明細書に記載された開示に基づいて、当業者なら本発明の種々の実施形態に対して用いることができる様々なデコーダ回路を思い付くであろう。
【００２３】
デジタル・サンプル１０６はまた遅延回路１２４に供給され、遅延回路１２４は、グローバル反復回路１１０にわたる待ち時間と一致するようにデジタル・サンプルを遅延し、それによりサンプルは復号出力１２２に整列されるようになる。これらのサンプルは直接、またはデジタル・フィルタ（図示せず）などの何らかの介在回路を通じて供給することができる。遅延回路１２４は、遅延出力１２５を供給する。位相シフト回路１２６は、遅延出力１２５と復号出力１２２の両方を受け取り、位相シフトされたデータ出力１２８をグローバル反復回路１３０に供給する。グローバル反復回路１３０は、検出器出力１３４を位相合わせ回路１３６に供給するデータ検出器回路１３２を含む。データ検出器回路１３２は、データ検出器回路１１２と同じでよい。位相シフト回路１２６は、前にデータ検出器回路１１２に渡されたのとは異なる位相がデータ検出器回路１３２に渡されることを確実にするのに十分なように、遅延出力１２５と復号出力１２２の両方に位相シフトを適用する。
【００２４】
位相合わせ回路１３６は、データ検出器回路１３２から検出器出力１３４を受け取り、同期マークまたは他のロケーション表示に対して特定の位相に整列されたデコーダ入力１３８を供給する。この整列は、デコーダ入力１１８に関して上述したものと同様である。データ・デコーダ回路１４０は、デコーダ入力１３８を受け取り、それに復号アルゴリズムを適用し、復号出力１４２を供給する。データ・デコーダ回路１４０は、非限定的に、低密度パリティチェック・デコーダ（ＬＤＰＣ）を含む当技術分野で知られている任意のデコーダ回路でよい。本明細書に記載された開示に基づいて、当業者なら本発明の種々の実施形態に対して用いることができる様々なデコーダ回路を思い付くであろう。
【００２５】
デジタル・サンプル１０６はまた遅延回路１４４に供給され、遅延回路１４４は、グローバル反復回路１１０、位相シフト回路１２６、およびグローバル反復回路１３０にわたる待ち時間と一致するようにデジタル・サンプルを遅延し、それによりサンプルは復号出力１４２に整列されるようになる。これらのサンプルは直接、またはデジタル・フィルタ（図示せず）などの何らかの介在回路を通じて供給することができる。遅延回路１４４は、遅延出力１４５を供給する。位相シフト回路１４６は、遅延出力１４５と復号出力１４２の両方を受け取り、位相シフトされたデータ出力１４８をデータ検出器回路１５０に供給する。データ検出器回路１５０は、データ検出器回路１１２および／またはデータ検出器回路１３２と同じでよい。位相シフト回路１４６は、前にデータ検出器回路１３２に渡されたのとは異なる、かつ可能な場合は前にデータ検出器回路１１２に渡された位相とは異なる位相がデータ検出器回路１５０に渡されることを確実にするのに十分なように、遅延出力１４５と復号出力１４２の両方に位相シフトを適用する。位相合わせ回路１４６は、データ検出器回路１５０から検出器出力１５２を受け取り、同期マークまたは他のロケーション表示に対して特定の位相に整列された復元出力１６０を供給する。この整列は、デコーダ入力１１８に関して上述したものと同様である。
【００２６】
連続するデータ検出器回路にデータセットの異なる位相を渡すことにより、連続するデータ検出器回路を通じた連続するパスごとに異なる検出処理またはアルゴリズムが適用され、対応する変化がデータ検出器回路の出力に生じる。このようなシステム摂動は、データ入力が一定のタイプのエラーを示す場合にデータ収束の可能性を高める。
【００２７】
図２ａを参照すると、本発明のいくつかの実施形態による連続するデータ検出器回路を通じた処理時のデータの位相シフトの図式表示２００が示される。具体的には図式表示２００は、それぞれが２つの位相依存検出処理またはアルゴリズムを提供する３つの連続するデータ検出器回路（または同じ検出器回路を通じた反復）が用いられる場合を示す。図示のように、一連のデータ・サンプル２１０は、同期マーク２０５に対するそれらの絶対位置を用いて番号付けされている。データ・サンプル２１０は、一連のサンプル２２０によって表されるデータ検出器回路に渡される。データ検出器回路は、ＡおよびＢとしてラベルが付けられた２つの位相依存検出処理またはアルゴリズムを提供する。図示のように、データ・サンプル２１０からのデータ・サンプル０はＡ検出処理を用いて処理され、データ・サンプル２１０からのデータ・サンプル１はＢ検出処理を用いて処理される。ＡおよびＢ処理は、図示のようにデータ・サンプル２２０の残りの部分を通して交互に用いられる。
【００２８】
データ検出器回路による処理が完了した後に、データはデコーダ回路に導入される前に位相合わせされる。位相合わせは、サンプル２２５として示される。この場合、位相合わせは４Ｔ境界２４５に対して行われる。本発明の種々の実施形態によれば、他の位相合わせを用い得ることに留意されたい。データ検出処理の出力（サンプル２２０）はすでに４Ｔ境界に対して整列されているので、復号処理を行う前に所望の位相合わせを達成するために０Ｔの遅延が加えられる。示されている４Ｔ境界は、連続したまたは同時に起こる４Ｔ境界ではなく、データ検出器回路およびデータ・デコーダ回路を通じて処理するのに必要な時間に応じて、数百さらには数千サイクル離れている場合があることに留意されたい。したがって、たとえば４Ｔ境界２４５ｂは４Ｔ境界２４５ａの４サイクル後であるが、４Ｔ境界２４５ｃは４Ｔ境界２４５ｂの数百または数千サイクル後となり得る。
【００２９】
デコーダ回路による処理が完了した後に、データは、検出器回路（別の検出器回路、または同じ検出器回路を通じた別の反復）に導入される前に、位相シフトされる。位相シフトは、サンプル２３０として示される。位相シフトは、所与のサンプルに対して、前の検出処理（すなわちサンプル２２０に適用された検出処理）と比べて異なる位相依存検出処理が適用されることを確実にするように設計される。この場合、サンプルは１Ｔだけ遅延され、それによりデータ・サンプル２１０からのデータ・サンプル０はＢ検出処理を用いて処理され、データ・サンプル２１０からのデータ・サンプル１はＡ検出処理を用いて処理されるようになる。これは、サンプル２２０に対して適用された検出処理の逆である。データ・サンプル２１０の他のサンプルに対して、ＡおよびＢ処理は同様に反転される。
【００３０】
データ検出器回路による処理が完了した後に、データはデコーダ回路に導入される前に位相合わせされる。位相合わせは、サンプル２２５として示される。この場合、位相合わせは４Ｔ境界２４５に対して行われる。やはり、本発明の種々の実施形態によれば、他の位相合わせを用い得ることに留意されたい。データ検出処理の出力（サンプル２３０）は１Ｔ位相整列を示すので、復号処理を行う前に所望の位相合わせを達成するために３Ｔの遅延が加えられる。
【００３１】
デコーダ回路による処理が完了した後に、データは、検出器回路（別の検出器回路、または同じ検出器回路を通じた別の反復）に導入される前に、位相シフトされる。位相シフトは、サンプル２４０として示される。位相シフトは、所与のサンプルに対して、前の検出処理（すなわちサンプル２３０に適用された検出処理）と比べて異なる位相依存検出処理が適用されることを確実にするように設計される。この場合、サンプルはすでに位相合わせされており、それにより異なる位相依存処理が適用されることになる。具体的には、データ・サンプル２１０からのデータ・サンプル０はＡ検出処理を用いて処理され、データ・サンプル２１０からのデータ・サンプル１はＢ検出処理を用いて処理される。これは、サンプル２３０に対して適用された検出処理の逆である。データ・サンプル２２０の他のサンプルに対して、ＡおよびＢ処理は同様に反転される。したがって、０Ｔの位相シフトが適用される。
【００３２】
図示のように、各連続するデータ検出ステップに対して、データの異なる位相がデータ検出器に渡される。連続するデータ検出ステップにデータセットの異なる位相を渡すことにより、連続するデータ検出器回路を通じた連続するパスごとに異なる検出処理またはアルゴリズムが適用され、対応する変化がデータ検出器回路の出力に生じる。このようなシステム摂動は、データ入力が一定のタイプのエラーを示す場合にデータ収束の可能性を高める。図２ａの図式表示は例示のみであり、本明細書に記載された開示に基づいて当業者なら、本発明の種々の実施形態に対して行うことができる位相シフトおよび整列の複数の他の例を思い付くであろうことに留意されたい。
【００３３】
４Ｔ境界に対して動作する４Ｔ検出器に関して図２ａを説明したが、２Ｔ境界に対して動作する２Ｔ検出器にも当てはまることに留意されたい。このような場合、シフトは、図示のような４Ｔ境界２４５の代わりに２Ｔ境界に整列される。２Ｔ検出器の実施例は図２ｂに示され、これは本発明のいくつかの実施形態による連続するデータ検出器回路を通じた処理時のデータの位相シフトの図式表示２０１である。具体的には図式表示２０１は、それぞれが２つの位相依存検出処理またはアルゴリズムを提供する２つの連続するデータ検出器回路（または同じ検出器回路を通じた反復）が用いられる場合を示す。図示のように、一連のデータ・サンプル２１０は、同期マーク２０５に対するそれらの絶対位置を用いて番号付けされている。データ・サンプル２１０は、一連のサンプル２２１によって表されるデータ検出器回路に渡される。データ検出器回路は、ＡおよびＢとしてラベルが付けられた２つの位相依存検出処理またはアルゴリズムを提供する。図示のように、データ・サンプル２１０からのデータ・サンプル０はＡ検出処理を用いて処理され、データ・サンプル２１０からのデータ・サンプル１はＢ検出処理を用いて処理される。ＡおよびＢ処理は、図示のようにデータ・サンプル２２１の残りの部分を通して交互に用いられる。
【００３４】
データ検出器回路による処理が完了した後に、データはデコーダ回路に導入される前に位相合わせされる。位相合わせは、サンプル２２６として示される。この場合、位相合わせは２Ｔ境界２４６に対して行われる。本発明の種々の実施形態によれば、他の位相合わせを用い得ることに留意されたい。データ検出処理の出力（サンプル２２１）はすでに２Ｔ境界に対して整列されているので、復号処理を行う前に所望の位相合わせを達成するために０Ｔの遅延が加えられる。示されている２Ｔ境界は、連続したまたは同時に起こる２Ｔ境界ではなく、データ検出器回路およびデータ・デコーダ回路を通じて処理するのに必要な時間に応じて、数百さらには数千サイクル離れている場合があることにも留意されたい。したがって、たとえば２Ｔ境界２４６ｂは２Ｔ境界２４６ａの２サイクル後であるが、２Ｔ境界２４６ｃは２Ｔ境界２４６ｂの数百または数千サイクル後となり得る。
【００３５】
デコーダ回路による処理が完了した後に、データは、検出器回路（別の検出器回路、または同じ検出器回路を通じた別の反復）に導入される前に、位相シフトされる。位相シフトは、サンプル２３１として示される。位相シフトは、所与のサンプルに対して、前の検出処理（すなわちサンプル２２１に適用された検出処理）と比べて異なる位相依存検出処理が適用されることを確実にするように設計される。この場合、サンプルは１Ｔだけ遅延され、それによりデータ・サンプル２１０からのデータ・サンプル０はＢ検出処理を用いて処理され、データ・サンプル２１０からのデータ・サンプル１はＡ検出処理を用いて処理されるようになる。これは、サンプル２２１に対して適用された検出処理の逆である。データ・サンプル２１０の他のサンプルに対して、ＡおよびＢ処理は同様に反転される。
【００３６】
図示のように、各連続するデータ検出ステップに対して、データの異なる位相がデータ検出器に渡される。連続するデータ検出ステップにデータセットの異なる位相を渡すことにより、連続するデータ検出器回路を通じた連続するパスごとに異なる検出処理またはアルゴリズムが適用され、対応する変化がデータ検出器回路の出力に生じる。このようなシステム摂動は、データ入力が一定のタイプのエラーを示す場合にデータ収束の可能性を高める。図２ｂの図式表示は例示のみであり、本明細書に記載された開示に基づいて当業者なら、本発明の種々の実施形態に対して行うことができる位相シフトおよび整列の複数の他の例を思い付くであろうことに留意されたい。
【００３７】
図２ｃを参照すると、本発明のいくつかの実施形態による連続するデータ検出器回路を通じた処理時のデータの位相シフトの図式表示２５０が示される。具体的には図式表示２５０は、それぞれが４つの位相依存検出処理またはアルゴリズムを提供する４つの連続するデータ検出器回路（または同じ検出器回路を通じた反復）が用いられる場合を示す。データは、図２ａと同じ一連のデータ・サンプル２１０および同期マーク２０５に対して示される。データ・サンプル２１０は、一連のサンプル２６０によって表されるデータ検出器回路に渡される。データ検出器回路は、それぞれＡ、Ｂ、Ｃ、およびＤとしてラベルが付けられた４つの位相依存検出処理またはアルゴリズムを提供する。図示のように、データ・サンプル２１０からのデータ・サンプル０はＡ検出処理を用いて処理され、データ・サンプル２１０からのデータ・サンプル１はＢ検出処理を用いて処理され、データ・サンプル２１０からのデータ・サンプル２はＣ検出処理を用いて処理され、データ・サンプル２１０からのデータ・サンプル３はＤ検出処理を用いて処理される。Ａ、Ｂ、Ｃ、およびＤ処理は、図示のようにデータ・サンプル２６０の残りの部分を通して繰り返し用いられる。
【００３８】
データ検出器回路による処理が完了した後に、データはデコーダ回路に導入される前に位相合わせされる。位相合わせは、サンプル２６５として示される。この場合、位相合わせは４Ｔ境界２９５に対して行われる。本発明の種々の実施形態によれば、他の位相合わせを用い得ることに留意されたい。データ検出処理の出力（サンプル２６０）はすでに４Ｔ境界に対して整列されているので、復号処理を行う前に所望の位相合わせを達成するために０Ｔの遅延が加えられる。示されている４Ｔ境界は、連続したまたは同時に起こる４Ｔ境界ではなく、データ検出器回路およびデータ・デコーダ回路を通じて処理するのに必要な時間に応じて、数百さらには数千サイクル離れている場合があることにも留意されたい。したがって、たとえば４Ｔ境界２９５ｂは４Ｔ境界２９５ａの４サイクル後であるが、４Ｔ境界２９５ｃは４Ｔ境界２９５ｂの数百または数千サイクル後となり得る。
【００３９】
デコーダ回路による処理が完了した後に、データは、検出器回路（別の検出器回路、または同じ検出器回路を通じた別の反復）に導入される前に、位相シフトされる。位相シフトは、サンプル２７０として示される。位相シフトは、所与のサンプルに対して、前の検出処理（すなわちサンプル２６０に適用された検出処理）と比べて異なる位相依存検出処理が適用されることを確実にするように設計される。この場合、サンプルは１Ｔだけ遅延され、それによりデータ・サンプル２１０からのデータ・サンプル０はＢ検出処理を用いて処理され、データ・サンプル２１０からのデータ・サンプル１はＣ検出処理を用いて処理され、データ・サンプル２１０からのデータ・サンプル２はＤ検出処理を用いて処理され、データ・サンプル２１０からのデータ・サンプル３はＡ検出処理を用いて処理されるようになる。これは、サンプル２６０に適用された検出処理から順方向にシフトされる。Ａ、Ｂ、Ｃ、およびＤ処理は、図示のようにデータ・サンプル２１０の他のサンプルに対して同様にシフトされる。
【００４０】
データ検出器回路による処理が完了した後に、データはデコーダ回路に導入される前に位相合わせされる。位相合わせは、サンプル２７５として示される。この場合、位相合わせは４Ｔ境界２９５に対して行われる。やはり、本発明の種々の実施形態によれば、他の位相合わせを用い得ることに留意されたい。データ検出処理の出力（サンプル２７０）は１Ｔ位相整列を示すので、復号処理を行う前に所望の位相合わせを達成するために３Ｔの遅延が加えられる。
【００４１】
デコーダ回路による処理が完了した後に、データは、検出器回路（別の検出器回路、または同じ検出器回路を通じた別の反復）に導入される前に、位相シフトされる。位相シフトは、サンプル２８０として示される。位相シフトは、所与のサンプルに対して、前の検出処理（すなわちサンプル２７０に適用された検出処理）と比べて異なる位相依存検出処理が適用されることを確実にするように設計される。この場合、サンプルは２Ｔだけ遅延され、それによりデータ・サンプル２１０からのデータ・サンプル０はＣ検出処理を用いて処理され、データ・サンプル２１０からのデータ・サンプル１はＤ検出処理を用いて処理され、データ・サンプル２１０からのデータ・サンプル２はＡ検出処理を用いて処理され、データ・サンプル２１０からのデータ・サンプル３はＢ検出処理を用いて処理されるようになる。これは、サンプル２７０に適用された検出処理から順方向にシフトされる。Ａ、Ｂ、Ｃ、およびＤ処理は、図示のようにデータ・サンプル２１０の他のサンプルに対して同様にシフトされる。
【００４２】
データ検出器回路による処理が完了した後に、データはデコーダ回路に導入される前に位相合わせされる。位相合わせは、サンプル２８５として示される。この場合、位相合わせは４Ｔ境界２９５に対して行われる。やはり、本発明の種々の実施形態によれば、他の位相合わせを用い得ることに留意されたい。データ検出処理の出力（サンプル２８０）は２Ｔ位相整列を示すので、復号処理を行う前に所望の位相合わせを達成するために２Ｔの遅延が加えられる。
【００４３】
デコーダ回路による処理が完了した後に、データは、検出器回路（別の検出器回路、または同じ検出器回路を通じた別の反復）に導入される前に、位相シフトされる。位相シフトは、サンプル２９０として示される。位相シフトは、所与のサンプルに対して、前の検出処理（すなわちサンプル２８０に適用された検出処理）と比べて異なる位相依存検出処理が適用されることを確実にするように設計される。この場合、サンプルは３Ｔだけ遅延され、それによりデータ・サンプル２１０からのデータ・サンプル０はＤ検出処理を用いて処理され、データ・サンプル２１０からのデータ・サンプル１はＡ検出処理を用いて処理され、データ・サンプル２１０からのデータ・サンプル２はＢ検出処理を用いて処理され、データ・サンプル２１０からのデータ・サンプル３はＣ検出処理を用いて処理されるようになる。これは、サンプル２８０に適用された検出処理から順方向にシフトされる。Ａ、Ｂ、Ｃ、およびＤ処理は、図示のようにデータ・サンプル２１０の他のサンプルに対して同様にシフトされる。
【００４４】
図示のように、各連続するデータ検出ステップに対して、データの異なる位相がデータ検出器に渡される。連続するデータ検出ステップにデータセットの異なる位相を渡すことにより、連続するデータ検出器回路を通じた連続するパスごとに異なる検出処理またはアルゴリズムが適用され、対応する変化がデータ検出器回路の出力に生じる。このようなシステム摂動は、データ入力が一定のタイプのエラーを示す場合にデータ収束の可能性を高める。図２ｃの図式表示は例示のみであり、本明細書に記載された開示に基づいて当業者なら、本発明の種々の実施形態に対して行うことができる位相シフトおよび整列の複数の他の例を思い付くであろうことに留意されたい。
【００４５】
図３を参照すると、本発明の様々な実施形態による多位相データ検出回路を含む待ち行列検出／復号回路３００が示される。待ち行列検出／復号回路３００は、データ検出器３０８に供給されるデータ入力３０４を含む。データ検出器３０８は、非限定的に、ソフト出力ビタビ・アルゴリズム検出器（ＳＯＶＡ）または最大事後確率（ＭＡＰ）検出器を含む当技術分野で知られている任意のタイプのデータ検出器でよい。データ検出器３０８は、位相依存型であるデータ検出処理を適用する。たとえば、本発明のいくつかの実施形態では、データ検出器３０８は一時に４つのサンプルに対して動作し、第１の検出処理またはアルゴリズムは第１および第３のサンプルに適用され、第２の検出処理またはアルゴリズムは第２および第４のサンプルに適用される。したがってこの場合、データ検出器３０８の出力は、特定の入力が奇数位相または偶数位相にあるかどうかに応じて変化し、位相の変化は、データ検出器３０８から異なる出力を生じる。本発明の他の実施形態では、データ検出器３０８は一時に４つのサンプルに対して動作し、第１の検出処理またはアルゴリズムは第１のサンプルに適用され、第２の検出処理またはアルゴリズムは第２のサンプルに適用され、第３の検出処理またはアルゴリズムは第３のサンプルに適用され、第４の検出処理は第４のサンプルに適用される。したがってこの場合、データ検出器３０８の出力は、特定の入力が第１、第２、第３、または第４の位相にあるかどうかに応じて変化し、位相の変化は、データ検出器３０８から異なる出力を生じる。本発明の種々の実施形態に対して用いることができるデータ検出器回路の一例は、「Ｍｅｔｈｏｄｓ ａｎｄ Ａｐｐａｒａｔｕｓ ｆｏｒ ＭＡＰ Ｄｅｔｅｃｔｉｏｎ ｗｉｔｈ Ｒｅｄｕｃｅｄ Ｃｏｍｐｌｅｘｉｔｙ」という名称の米国特許出願第１２／０１７，７６５号に開示されている。上記の特許出願は、先にすべての目的において参照により本明細書に組み込まれている。本明細書に記載された開示に基づいて、当業者なら本発明の種々の実施形態に対して用いることができる様々なデータ検出器回路を思い付くであろう。本明細書に記載された開示に基づいて、当業者なら本発明の種々の実施形態により用いることができる、入力セットの位相依存処置を提供する様々なデータ検出器を思い付くであろう。
【００４６】
さらに、データ入力３０４は入力データ・バッファ３１２に供給され、このバッファは、データ入力３０４から受け取った複数のデータセットを保持するように設計される。入力データ・バッファ３１２の大きさは、以下でより十分に述べるように、少なくともデータ入力３０４を通じたデータセット入力の第１の反復処理が完了するまで、その同じデータセットが使用可能のままとなり、かつ処理されたデータがピンポン・バッファ３４８（すなわち、待ち行列バッファ）内で使用可能となるように、十分なバッファリングを用意するように選択することができる。入力データ・バッファ３１２は、データセットをデータ検出器３１６に供給する。データ検出器３１６は、データ検出器３０８と同じでよい。
【００４７】
データ検出器３０８とデータ検出器３１６の両方の出力は、マルチプレクサ３２０を通じてインターリーバ回路３２８に供給される。このような出力は、たとえば対数尤度の比の値とすることができる。インターリーバ回路３２８は、２つのピンポン・バッファ３２４、３３２を用いて、データ検出器３０８の出力をインターリーブし、別にデータ検出器３１６の出力をインターリーブする。ピンポン・バッファ３２４内のバッファの一方は、データ検出器３０８からの出力の、前のインターリーブ処理の結果を保持し、これは位相合わせ回路３９０を通じてＬＤＰＣデコーダ３３６にアンロードされる。位相合わせ回路３９０は、デコーダ入力３９２を、同期マークに対する特定の位相に整列される。たとえば、本発明のいくつかの実施形態では、デコーダ入力３９２は４Ｔ境界に整列される。本発明のいくつかの実施形態では、位相合わせ回路３９０は、ＬＤＰＣデコーダ３３６への入力が規定された境界に整列されるように、ＬＤＰＣデコーダ３３６への入力を遅延することが可能な遅延回路として実装される。したがって、たとえば、デコーダ入力３９２が４Ｔ境界上に整列されるべきであり、位相合わせ回路３９０が３Ｔ位相の入力を受け取る場合は、位相合わせ回路３９０は入力を１Ｔだけ遅延する。他の例として、位相合わせ回路３９０が２Ｔ位相の入力を受け取る場合は、位相合わせ回路３９０は入力を２Ｔだけ遅延する。他の例として、位相合わせ回路３９０が１Ｔ位相の入力を受け取る場合は、位相合わせ回路３９０は入力を３Ｔだけ遅延する。他の例として、位相合わせ回路３９０が４Ｔ位相の入力を受け取る場合は、位相合わせ回路３９０は単に、入力をデコーダ入力３９２として通過させる。デコーダ入力３９２にて４Ｔ以外の位相合わせを供給し、それに対応して位相合わせ回路３９０によって提供される遅延を変更し得ることに留意されたい。
【００４８】
データがピンポン・バッファ３２４からＬＤＰＣデコーダ３３６に供給されている間、他方のピンポン・バッファ３２４は、現在インターリーブされているデータ検出器３０８からのデータセットを保持する。同様に、ピンポン・バッファ３３２内のバッファの一方は、データ検出器３１６からの出力の、前のインターリーブ処理の結果を保持し、これはＬＤＰＣデコーダ３３６にアンロードされ、ピンポン・バッファ３２４の他方のバッファは、現在インターリーブされているデータ検出器３１６からのデータセットを保持する。
【００４９】
ＬＤＰＣデコーダ３３６は、１つまたは複数のデータセットを同時に復号することができる。一実施例としてＬＤＰＣデコーダ３３６は、ピンポン・バッファ３２４からのインターリーブされたデータセットを復号するように、またはピンポン・バッファ３３２からのインターリーブされたデータセットを復号するように、またはピンポン・バッファ３２４およびピンポン・バッファ３３２からのインターリーブされたデータセットを同時に復号するように設計することができる。復号データは、ハード決定出力３４０として供給されるか、かつ／またはデインターリーバ回路３４４に供給され、この回路は、ピンポン・バッファ３４８を用いて復号データをデインターリーブし、デインターリーブされたデータを位相シフト回路３８０を通じてデータ検出器３１６へ入力として供給する。ピンポン・バッファ３４８内のバッファの一方は、前のデインターリーブ処理の結果を保持し、これはデータ検出器３１６にアンロードされ、ピンポン・バッファ３４８の他方のバッファは、現在デインターリーブされている復号されたデータセットを保持する。ハード決定出力３４０は、デインターリーバ回路３５６に供給され、この回路は、ハード決定出力３４０をデインターリーブし、デインターリーブされた結果を出力データ・バッファ３６０に記憶する。最終的にデインターリーバ回路３５６は、出力データ・バッファ３６０に記憶された、デインターリーブされたデータを出力３７０として供給する。
【００５０】
デインターリーバ回路３４４から受け取られたデータは、位相合わせ回路３９０によって行われた位相合わせと一致するように、位相合わせされる。位相シフト回路３８０は、処理の段階に応じて、データ検出器３１６に渡されるデータ位相が、データ検出器３０８またはデータ検出器３１６によって処理された、以前のデータ位相とは異なるように、デインターリーバ回路３４４から受け取ったデータが位相シフトされるようにする。場合によっては、位相シフト回路は遅延回路として実装される。一実施形態では、位相変化は、符号語待ち時間カウント値３７６によって制御される。符号語待ち時間カウント値は、所与のデータセットに適用されたグローバル反復の数を示す。これは、データ検出器３０８およびデータ検出器３１６を通じて、データセットが処理された回数に対応する。符号語待ち時間カウント３７６を法とするデータ検出器３１６によってサポートされる位相依存検出処理またはアルゴリズムの数は、位相シフト回路３８０によって適用される位相シフトの大きさを決定するのに用いることができる。たとえば、データ検出器３１６が２つの位相依存検出処理またはアルゴリズムをもたらし、データセットがＬＤＰＣデコーダ３３６を１回通過しただけである場合は、位相シフト回路３８０は信号内に１Ｔの遅延を与えることができる。もう１つの例として、データセットがＬＤＰＣデコーダ３３６を２回通過した場合は、位相シフト回路３８０は０Ｔを与えることができる。一方、データ検出器３１６は４つの位相依存検出処理またはアルゴリズムをもたらし、データセットがＬＤＰＣデコーダ３３６を１回通過しただけである場合は、位相シフト回路３８０は信号内に１Ｔの遅延を与えることができ、データセットがＬＤＰＣデコーダ３３６を２回通過した場合は、位相シフト回路３８０は２Ｔを与えることができ、データセットがＬＤＰＣデコーダ３３６を３回通過した場合は、位相シフト回路３８０は３Ｔを与えることができ、データセットがＬＤＰＣデコーダ３３６を４回通過した場合は、位相シフト回路３８０は０Ｔを与えることができる。本明細書に記載された開示に基づいて、当業者なら、データ検出器３１６によってサポートされる位相依存処理またはアルゴリズムの数に応じて位相シフト回路３８０によって実装することができる、様々な位相シフトを思い付くであろう。
【００５１】
動作時は、データ入力３０４を通じて第１のデータセットがデータ検出器３０８に導入される。データ検出器３０８は、そのチャネル検出アルゴリズムを実行し、ハード出力とソフト出力の両方をマルチプレクサ３２０に供給する。ハードおよびソフト決定データは、ピンポン・バッファ３２４の一方のバッファに書き込まれる。検出器出力がバッファに書き込まれるのと同時に、インターリーバ３２８は、連続したデータを、インターリーバ・アルゴリズム／マッピングに基づいて連続しないメモリ／バッファ・アドレスに書き込むことにより、データセットをインターリーブする。インターリーバ３２８がインターリーブ処理を完了した後、インターリーブされたデータは位相合わせ回路３９０を通じてＬＤＰＣデコーダ３３６に通され、位相合わせ回路３９０はＬＤＰＣデコーダ３３６によって期待される位相境界に沿ってデータを整列させる。位相合わせされたデータは、ＬＤＰＣデコーダ３３６によって復号される。データが収束する場合は、ＬＤＰＣデコーダ３３６は、その出力をハード決定出力３４０として出力データ・バッファ３６０に書き込み、その特定のデータセットに対する処理は完了される。あるいは、データが収束しない場合は、ＬＤＰＣデコーダ３３６は、その出力（ソフトおよびハードの両方）をピンポン・バッファ３４８に書き込む。
【００５２】
ピンポン・バッファ３４８に書き込まれたデータは、位相シフト回路３８０を通じてデータ検出器３１６にフィードバックされる。位相シフト回路３８０は、可能ならデータの新しい位相がデータ検出器３１６に渡されるように、データに位相シフトを適用する。データ検出器３１６は、入力データ・バッファ３１２から、ピンポン・バッファ３４８内の出力に対応するデータセットを選択し、それを位相シフト回路３８０から供給されるものと位相合わせし、ピンポン・バッファ３４８からフィードバックされた、ＬＤＰＣデコーダ３３６によって発生されたソフト出力データに補助されて、後続するデータ検出を実行する。入力データ・バッファ３１２内に維持されたデータのために、前に発生されたソフト・データを用いることにより、概してデータ検出器３１６は、後続するチャネル検出を高められた精度で実行する。この後続するチャネル検出の出力は、マルチプレクサ３２０を通じてインターリーバ３２８に通される。データは、ピンポン・バッファ３３２の一方のバッファに書き込まれ、インターリーバ３２８はデータをインターリーブする。次いで、インターリーブされたデータは、位相合わせ回路３９０を通じてＬＤＰＣデコーダ３３６に通され、そこで２回目の復号を受ける。第１の反復と同様に、データが収束したか、またはデータを取り扱うのにピンポン・バッファ３４８のスペースが不十分であるかどうかの判断がなされる。そうである場合は、ＬＤＰＣデコーダ３３６はその出力をハード決定出力３４０として出力データ・バッファ３６０に書き込み、その特定のデータセットに対する処理は完了する。あるいは、データが収束せず、かつ追加のデータセットを受け取るためにピンポン・バッファ３４８内に十分なバッファ・スペースがある場合は、ＬＤＰＣデコーダ３３６は、その出力（ソフトおよびハードの両方）をピンポン・バッファ３４８に書き込み、そこでそれは、可能な場合は前に渡されたのとは異なる、データ検出器３１６に渡されたデータの位相を用いた第３のパスのためにデータ検出器３１６に戻される。ピンポン・バッファ３４８内の十分なスペースとは、第２の検出器およびデコーダからのデータセットがピンポン・バッファに書き込まれた後に、少なくとも、第１の検出器およびデコーダからのデータセットのために予約されたスペースを有することで定義される。
【００５３】
一例とし、第１のデータセットがデータ入力３０４に印加され、収束するのに複数回の反復を要し、一方、データ入力３０４に印加されたすべての後続するデータセットが第１のパスで（すなわち単一の反復で）収束する場合があり得ることに留意されたい。このような場合、第１のデータセットは、出力データ・バッファ３６０内で使用可能なメモリの大きさによって制限される、複数の回数（すなわち複数回の反復）だけ処理することができる。出力データ・バッファ３６０が満杯になった後、または出力の順序付けられたセットが使用可能になった後、第１のデータセットに対応する最新のハード決定出力がハード決定出力として供給され、デインターリーバ３５６は、出力を再順序付けし、第１の出力を第１の位相に置く。これがなされた状態で、出力データ・バッファ３６０は、出力３７０としてフラッシュアウトされる。本発明のいくつかの実施形態では、デインターリーバ３５６は再順序付けを行わず、出力データ・バッファ３６０は非常に限られたサイズを有する。このような場合、データセットは、出力３７０の受け取り側がデータをどれだけ長く待ち得るかだけによって制限される、非常に多くの回数（すなわち、多数の反復）、処理され得ることが考えられる。別の例として、データ入力３０４として印加されたすべてのデータが、その第１のパスで収束することがあり得る。このような場合、データ検出器３１６、ＬＤＰＣデコーダ３３６、および／またはデインターリーバ３４４は、電力を節約するために節電モードに置いてもよい。さらに別の例として、データ入力３０４に印加されたすべてのデータセットが第１のパス（すなわち単一の反復）で収束しない場合があり得る。このような場合、すべてのデータセットは２回反復されることになる。また、ピンポン・バッファ３２４、３３２、２４８にスペースを追加すると共に、１つまたは複数の追加のデータ検出器を追加することができ、これはかなりの数の密接に位置するデータセットが収束しない場合に、より多くの反復を容易にし得ることにも留意されたい。このような場合、すべてのデータセットが検出器の数と同じ反復回数で復号されることを、保証することができる。
【００５４】
本明細書に記載された開示に基づいて、データをデータ検出器３１６に導入する前に、データを位相シフトすることを含む、待ち行列検出／復号回路３００は、データ検出器３１６を通じた連続するパスごとに異なる検出処理またはアルゴリズムが適用され、対応する変化がデータ検出器３１６の出力に生じることを可能にする。このようなシステム摂動は、データ入力が一定のタイプのエラーを示す場合にデータ収束の可能性を高める。
【００５５】
図４を参照すると、流れ図４００は、本発明の１つまたは複数の実施形態による多位相データ検出処理のための処理を示す。流れ図４００に従ってアナログ入力が、受け取られる（ブロック４０２）。アナログ入力は、任意の数の異なるデータ源から受け取ることができる。たとえば、この方法がハードディスク・ドライブに実施される場合は、アナログ入力は記憶媒体から得ることができる。あるいは、この方法がデータ伝送システム内に実施される場合は、アナログ入力は受信機から得ることができる。本明細書に記載された開示に基づいて、当業者なら本発明の様々なアナログ入力の供給源を思い付くであろう。アナログ入力は、様々なアナログ処理を受けさせることができる（ブロック４０４）。このような処理は、非限定的に、当技術分野で知られているように増幅、等価、および／またはフィルタリングを含むことができる。本明細書に記載された開示に基づいて当業者なら、本発明の種々の実施形態により、アナログ信号に適用し得る様々なアナログ処理を思い付くであろう。
【００５６】
処理されたアナログ入力は、アナログ−デジタル変換器を用いて一連のデジタル・サンプルに変換される（ブロック４０６）。この処理は、アナログ信号を一連の対応するデジタル・サンプルに変換するための、当技術分野で知られている任意の手法を用いて行うことができる。場合によっては、結果としてのデジタル・サンプルは、フィルタリングされる（ブロック４０８）。このようなフィルタリングは、たとえば当技術分野で知られているようなデジタル有限インパルス応答フィルタを用いて行うことができる。フィルタリングされたデータはデータ検出回路に渡され、そこではデータに対してデータ検出アルゴリズムが適用される（ブロック４１０）。データ検出回路は、２つ以上の位相依存検出処理またはアルゴリズムを提供する、当技術分野で知られている任意のデータ検出回路でよい。場合によってはデータ検出回路は、ソフト出力ビタビ・アルゴリズム検出器（ＳＯＶＡ）または最大事後確率（ＭＡＰ）検出器とすることができる。たとえば本発明のいくつかの実施形態では、データ検出器回路は一時に４つのサンプルに対して動作し、第１の検出処理またはアルゴリズムは第１および第３のサンプルに適用され、第２の検出処理またはアルゴリズムは第２および第４のサンプルに適用される。したがってこの場合、データ検出器回路の出力は、特定の入力が奇数位相または偶数位相にあるかどうかに応じて変化し、位相の変化は、異なる出力を生じる。本発明の他の実施形態では、データ検出器回路は一時に４つのサンプルに対して動作し、第１の検出処理またはアルゴリズムは第１のサンプルに適用され、第２の検出処理またはアルゴリズムは第２のサンプルに適用され、第３の検出処理またはアルゴリズムは第３のサンプルに適用され、第４の検出処理は第４のサンプルに適用される。したがってこの場合、データ検出器回路の出力は、特定の入力が第１、第２、第３、または第４の位相にあるかどうかに応じて変化し、位相の変化は、異なる出力を生じる。
【００５７】
次いでデータ検出処理からの出力は、次に最も近いデコーダ境界に位相合わせされる（ブロック４１２）。たとえば、デコーダ境界が４Ｔ境界であり、データ検出処理の出力の位相整列が４Ｔ境界上である場合は、データ検出処理の出力に０Ｔの遅延が適用される。データ検出処理の出力の位相整列が１Ｔ境界上である場合は、データ検出処理の出力に３Ｔの遅延が適用され、データ検出処理の出力の位相整列が２Ｔ境界上である場合は、データ検出処理の出力に２Ｔの遅延が適用され、データ検出処理の出力の位相整列が３Ｔ境界上である場合は、データ検出処理の出力に１Ｔの遅延が適用される。本発明の種々の実施形態に対して、他の境界を使用してもよいことに留意されたい。次いで、位相合わせされたデータ検出処理の出力はデコーダ回路に渡され、そこではデータに対して復号アルゴリズムが適用される（ブロック４１４）。当技術分野で知られている任意の復号処理を用いることができる。たとえば復号処理は、当技術分野で知られている低密度パリティチェック復号処理とすることができる。
【００５８】
次いで、もう１つのグローバル反復が行われるべきかどうかが判定される（ブロック４２０）。固定回数のグローバル反復が行われる場合は、これはすべての所望のグローバル反復がすでに処理されたかどうかの判定を含む。あるいは、可変回数のグローバル反復が可能な場合は、これは以前の処理が収束したかどうか、または最大反復回数がすでに実行されたかどうかの判定を含む。さらなるグローバル反復が要求されない場合（ブロック４２０）は、処理の結果が報告され（ブロック４２２）、処理は新たに開始する（ブロック４０２）。
【００５９】
あるいは、追加のグローバル反復が要求される場合（ブロック４２０）は、前の（１つまたは複数の）データ検出処理（ブロック４１０）で渡されたデータの位相が判定される（ブロック４２４）。たとえば、データ検出処理が２つの位相依存処理またはアルゴリズムＡおよびＢを提供する場合は、第１のサンプルがＡまたはＢ処理を用いて処理されたかどうかが判定される。別の例として、データ検出処理が４つの位相依存処理またはアルゴリズムＡ、Ｂ、Ｃ、およびＤを提供する場合は、第１のサンプルがＡ、Ｂ、Ｃ、またはＤ処理を用いて処理されたかどうかが判定される。前に適用された（１つまたは複数の）データ検出処理の判定に基づいて、次の位相が選択される（ブロック４２６）。上記の２つの位相の例を用いると、前の処理時に処理されたデータの第１のサンプルにＡアルゴリズムが適用されていた場合は、後続する処理の第１のサンプルにはＢアルゴリズムが適用されることになる。復号データは、データ検出器の選択された位相に整列するように位相シフトされる（ブロック４２６）。このシフトを行った後に、ブロック４１０〜４２０の処理が繰り返される。この処理は、追加のグローバル反復が必要なくなるまで継続する（ブロック４２０）。
【００６０】
図５を参照すると、本発明の様々な実施形態による多位相データ検出回路を含む記憶システム５００が示される。記憶システム５００は、たとえばハードディスク・ドライブとすることができる。記憶システム５００は、組込型多位相データ検出回路を有するリードチャネル５１０を含む。組込型多位相データ検出回路は、連続するデータ検出の反復に供給されるデータ位相をシフトすることが可能な、任意のサンプリング更新回路とすることができる。したがって、たとえば組込型多位相データ検出回路は、非限定的に、上記の図１または図３に関連して説明したもののいずれでもよい。さらに記憶システム５００は、インターフェース・コントローラ５２０、プリアンプ５７０、ハードディスク・コントローラ５６６、モータ・コントローラ５６８、スピンドルモータ５７２、ディスク板５７８、およびリード／ライトヘッド組立体５７６を含む。インターフェース・コントローラ５２０は、ディスク板５７８への、またはディスク板５７８からのデータのアドレス指定およびタイミングを制御する。ディスク板５７８上のデータは、一群の磁気信号からなり、この信号は、リード／ライトヘッド組立体５７６がディスク板５７８の上に正しく位置決めされたときに組立体によって検出することができる。通常の読み出し動作ではリード／ライトヘッド組立体５７６は、モータ・コントローラ５６８によってディスク板５７８上の所望のデータ・トラックの上に正確に位置決めされる。モータ・コントローラ５６８は、ハードディスク・コントローラ５６６の指示の下に、リード／ライトヘッド組立体５７６をディスク板５７８上の正しいデータ・トラックへ移動することによってディスク板５７８に対してリード／ライトヘッド組立体を位置決めすること、およびスピンドルモータ５７２を駆動することの両方を行う。スピンドルモータ５７２は、所定の回転速度（ＲＰＭ）でディスク板５７８を回転させる。
【００６１】
リード／ライトヘッド組立体５７６が正しいデータ・トラックに近接して位置決めされた後、ディスク板５７８上のデータを表す磁気信号は、ディスク板５７８がスピンドルモータ５７２によって回転されるのに従って、リード／ライトヘッド組立体５７６によって検出される。検出された磁気信号は、ディスク板５７８上の磁気データを表す連続した微小なアナログ信号としてもたらされる。この微小なアナログ信号は、リード／ライトヘッド組立体５７６からプリアンプ５７０を通じてリードチャネル・モジュール５１０に転送される。プリアンプ５７０は、ディスク板５７８からアクセスされた微小なアナログ信号を増幅するように動作可能である。さらにプリアンプ５７０は、ディスク板５７８上に書き込まれる予定の、リードチャネル・モジュール５１０からデータを増幅するように動作可能である。リードチャネル・モジュール５１０は、初めにディスク板５７８に書き込まれた情報を再現するために、受け取ったアナログ信号を復号しデジタル化する。このデータは、読み出しデータ５０３として、それを受け取る回路に供給される。書き込み動作は、先の読み出し動作のほぼ反対であり、書き込みデータ５０１がリードチャネル・モジュール５１０に供給される。次いでこのデータは符号化され、ディスク板５７８上に書き込まれる。
【００６２】
図６を参照すると、本発明の１つまたは複数の実施形態による多位相データ検出回路を有する受信機６２０を含む通信システム６００が示される。通信システム６００は、当技術分野で知られているように、転送媒体６３０を通じて符号化された情報を送信するように動作可能な送信機を含む。符号化されたデータは、受信機６２０によって転送媒体６３０から受信される。受信機６２０には、多位相データ検出回路が組み込まれる。組込型多位相データ検出回路は、連続するデータ検出の反復に供給されるデータ位相をシフトすることが可能な任意のサンプリング更新回路とすることができる。したがってたとえば、組込型多位相データ検出回路は、非限定的に、上記の図１または図３に関連して説明したもののいずれでもよい。
【００６３】
最後に、本発明は、データ処理を行うための新規なシステム、デバイス、方法、および装置を提供する。本発明の１つまたは複数の実施形態について上記で述べてきたが、当業者には、本発明の趣旨から変わることなく、様々な代替形態、変更形態、および等価物が明らかであろう。したがって上記の説明は、添付の特許請求の範囲で定義される本発明の範囲を限定するものと見なされるべきではない。
【特許請求の範囲】
【請求項１】
第１のデータ検出回路であって、データセットに位相依存データ検出アルゴリズムを適用し、それにより前記第１のデータ検出回路の第１の出力が、前記第１のデータ検出回路に渡された前記データセットの位相に応じて変化し、前記データセットの第１の位相が前記第１のデータ検出回路に渡される、第１のデータ検出回路と、
位相シフト回路であって、前記第１の出力から派生する物を位相シフトし、それにより前記データセットの第２の位相が、位相シフトされた出力として供給されるようになる、位相シフト回路と、
第２のデータ検出回路であって、前記位相シフトされた出力に位相依存データ検出アルゴリズムを適用し、それにより前記第２のデータ検出回路の第２の出力は、少なくとも部分的に、前記第２のデータ検出回路に渡された前記データセットの異なる位相により、前記第１の出力から変化する、第２のデータ検出回路と
を備える、データ処理回路。
【請求項２】
前記第１のデータ検出回路が、前記第２のデータ検出回路と異なる、請求項１に記載のデータ処理回路。
【請求項３】
前記第１のデータ検出回路と前記第２のデータ検出回路が、単一のデータ検出回路として実装される、請求項１に記載のデータ処理回路。
【請求項４】
前記データ処理回路が、
デコーダ回路であって、復号出力を生じるように前記第１の出力に復号アルゴリズムを適用し、前記第１の出力から派生する物が復号出力である、デコーダ回路
をさらに備える、請求項１に記載のデータ処理回路。
【請求項５】
前記第１のデータ検出回路と前記第２のデータ検出回路が、２つの位相依存検出処理を提供する、請求項１に記載のデータ処理回路。
【請求項６】
前記第１のデータ検出回路と前記第２のデータ検出回路が、４つの位相依存検出処理を提供する、請求項１に記載のデータ処理回路。
【請求項７】
前記データ処理回路が、ハードディスク・ドライブの一部として実装される、請求項１に記載のデータ処理回路。
【請求項８】
前記データ処理回路が、無線受信デバイスの一部として実装される、請求項１に記載のデータ処理回路。
【請求項９】
前記位相シフト回路が、遅延回路である、請求項１に記載のデータ処理回路。
【請求項１０】
データ処理の方法であって、
データセットを受け取ることと、
前記データセットに第１のデータ検出を行うことであって、前記第１のデータ検出は、位相依存データ検出であり、その結果、前記第１のデータ検出が適用される前記データセットの位相に応じて変化する第１の出力を生じ、前記第１のデータ検出は、前記データセットの第１の位相に適用される、ことと、
復号出力を生じるように前記第１の出力に対してデータ復号を行うことと、
前記データセットの第２の位相が、位相シフトされた出力として供給されるように、前記復号出力を位相シフトすることと、
前記位相シフトされた出力に、第２のデータ検出を行うことであって、前記第２のデータ検出は位相依存データ検出であり、その結果、渡された入力の位相に応じて変化する第２の出力を生じる、ことと
を含む方法。
【請求項１１】
前記第１の出力を前記デコーダ回路に渡す前に、前記第１の出力がデコーダ境界に整列されるように、前記第１の出力を位相合わせすること
をさらに含む、請求項１０に記載の方法。
【請求項１２】
前記第１の出力を位相合わせすることが、前記第１の出力に可変遅延を適用することを含む、請求項１１に記載の方法。
【請求項１３】
前記第１のデータ検出と前記第２のデータ検出は、同じデータ検出回路を用いて行われ、
前記第１のデータ検出を行う前に、特定の位相に整列させるように前記データセットを位相シフトすること
をさらに含む、請求項１０に記載の方法。
【請求項１４】
前記復号出力を位相シフトすることが、前記復号出力に可変遅延を適用することを含む、請求項１０に記載の方法。
【請求項１５】
ハードディスク・ドライブ・システムであって、
記憶媒体と、
前記記憶媒体に対して配置されるリード／ライトヘッド組立体と、
アナログ−デジタル変換器であって、前記リード／ライトヘッド組立体を通じて前記記憶媒体から得られるアナログ入力を受け取り、前記アナログ入力に対応するデータセットを供給する、アナログ−デジタル変換器と、
第１のデータ検出回路であって、前記データセットに位相依存データ検出アルゴリズムを適用し、それにより前記第１のデータ検出回路の第１の出力が、前記第１のデータ検出回路に渡された前記データセットの位相に応じて変化し、前記データセットの第１の位相が第１のデータ検出回路に渡される、第１のデータ検出回路と、
復号出力を生じるように前記第１の出力に復号アルゴリズムを適用する、デコーダ回路と、
位相シフト回路であって、前記復号出力を位相シフトし、それにより前記データセットの第２の位相が、位相シフトされた出力として供給されるようになる、位相シフト回路と、
第２のデータ検出回路であって、前記位相シフトされた出力に位相依存データ検出アルゴリズムを適用し、それにより前記第２のデータ検出回路の第２の出力は、少なくとも部分的に、前記第２のデータ検出回路に渡された前記データセットの異なる位相により、前記第１の出力から変化する、第２のデータ検出回路と
を備えるシステム。
【請求項１】
第１のデータ検出回路であって、データセットに位相依存データ検出アルゴリズムを適用し、それにより前記第１のデータ検出回路の第１の出力が、前記第１のデータ検出回路に渡された前記データセットの位相に応じて変化し、前記データセットの第１の位相が前記第１のデータ検出回路に渡される、第１のデータ検出回路と、
位相シフト回路であって、前記第１の出力から派生する物を位相シフトし、それにより前記データセットの第２の位相が、位相シフトされた出力として供給されるようになる、位相シフト回路と、
第２のデータ検出回路であって、前記位相シフトされた出力に位相依存データ検出アルゴリズムを適用し、それにより前記第２のデータ検出回路の第２の出力は、少なくとも部分的に、前記第２のデータ検出回路に渡された前記データセットの異なる位相により、前記第１の出力から変化する、第２のデータ検出回路と
を備える、データ処理回路。
【請求項２】
前記第１のデータ検出回路が、前記第２のデータ検出回路と異なる、請求項１に記載のデータ処理回路。
【請求項３】
前記第１のデータ検出回路と前記第２のデータ検出回路が、単一のデータ検出回路として実装される、請求項１に記載のデータ処理回路。
【請求項４】
前記データ処理回路が、
デコーダ回路であって、復号出力を生じるように前記第１の出力に復号アルゴリズムを適用し、前記第１の出力から派生する物が復号出力である、デコーダ回路
をさらに備える、請求項１に記載のデータ処理回路。
【請求項５】
前記第１のデータ検出回路と前記第２のデータ検出回路が、２つの位相依存検出処理を提供する、請求項１に記載のデータ処理回路。
【請求項６】
前記第１のデータ検出回路と前記第２のデータ検出回路が、４つの位相依存検出処理を提供する、請求項１に記載のデータ処理回路。
【請求項７】
前記データ処理回路が、ハードディスク・ドライブの一部として実装される、請求項１に記載のデータ処理回路。
【請求項８】
前記データ処理回路が、無線受信デバイスの一部として実装される、請求項１に記載のデータ処理回路。
【請求項９】
前記位相シフト回路が、遅延回路である、請求項１に記載のデータ処理回路。
【請求項１０】
データ処理の方法であって、
データセットを受け取ることと、
前記データセットに第１のデータ検出を行うことであって、前記第１のデータ検出は、位相依存データ検出であり、その結果、前記第１のデータ検出が適用される前記データセットの位相に応じて変化する第１の出力を生じ、前記第１のデータ検出は、前記データセットの第１の位相に適用される、ことと、
復号出力を生じるように前記第１の出力に対してデータ復号を行うことと、
前記データセットの第２の位相が、位相シフトされた出力として供給されるように、前記復号出力を位相シフトすることと、
前記位相シフトされた出力に、第２のデータ検出を行うことであって、前記第２のデータ検出は位相依存データ検出であり、その結果、渡された入力の位相に応じて変化する第２の出力を生じる、ことと
を含む方法。
【請求項１１】
前記第１の出力を前記デコーダ回路に渡す前に、前記第１の出力がデコーダ境界に整列されるように、前記第１の出力を位相合わせすること
をさらに含む、請求項１０に記載の方法。
【請求項１２】
前記第１の出力を位相合わせすることが、前記第１の出力に可変遅延を適用することを含む、請求項１１に記載の方法。
【請求項１３】
前記第１のデータ検出と前記第２のデータ検出は、同じデータ検出回路を用いて行われ、
前記第１のデータ検出を行う前に、特定の位相に整列させるように前記データセットを位相シフトすること
をさらに含む、請求項１０に記載の方法。
【請求項１４】
前記復号出力を位相シフトすることが、前記復号出力に可変遅延を適用することを含む、請求項１０に記載の方法。
【請求項１５】
ハードディスク・ドライブ・システムであって、
記憶媒体と、
前記記憶媒体に対して配置されるリード／ライトヘッド組立体と、
アナログ−デジタル変換器であって、前記リード／ライトヘッド組立体を通じて前記記憶媒体から得られるアナログ入力を受け取り、前記アナログ入力に対応するデータセットを供給する、アナログ−デジタル変換器と、
第１のデータ検出回路であって、前記データセットに位相依存データ検出アルゴリズムを適用し、それにより前記第１のデータ検出回路の第１の出力が、前記第１のデータ検出回路に渡された前記データセットの位相に応じて変化し、前記データセットの第１の位相が第１のデータ検出回路に渡される、第１のデータ検出回路と、
復号出力を生じるように前記第１の出力に復号アルゴリズムを適用する、デコーダ回路と、
位相シフト回路であって、前記復号出力を位相シフトし、それにより前記データセットの第２の位相が、位相シフトされた出力として供給されるようになる、位相シフト回路と、
第２のデータ検出回路であって、前記位相シフトされた出力に位相依存データ検出アルゴリズムを適用し、それにより前記第２のデータ検出回路の第２の出力は、少なくとも部分的に、前記第２のデータ検出回路に渡された前記データセットの異なる位相により、前記第１の出力から変化する、第２のデータ検出回路と
を備えるシステム。
【図１】
【図２ａ】
【図２ｂ】
【図２ｃ】
【図３】
【図４】
【図５】
【図６】
【図２ａ】
【図２ｂ】
【図２ｃ】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１１−３４６５９（Ｐ２０１１−３４６５９Ａ）
【公開日】平成２３年２月１７日（２０１１．２．１７）
【国際特許分類】
【出願番号】特願２０１０−１６２３（Ｐ２０１０−１６２３）
【出願日】平成２２年１月７日（２０１０．１．７）
【出願人】（５０８２４３６３９）エルエスアイ コーポレーション (124)
【Ｆターム（参考）】
【公開日】平成２３年２月１７日（２０１１．２．１７）
【国際特許分類】
【出願日】平成２２年１月７日（２０１０．１．７）
【出願人】（５０８２４３６３９）エルエスアイ コーポレーション (124)
【Ｆターム（参考）】
[ Back to top ]