【課題】メモリに対するアクセス時間を低減し、ひいては、実行パフォーマンスを向上する。
【解決手段】実施形態の情報処理装置は、並列処理が可能な複数のプロセッサと、前記複数のプロセッサで共有されるメモリと、を備えている。そして、割当手段は、メモリのアクセス範囲が予め記述可能とされるとともに複数のスレッドで構成されたワークグループを、それぞれ記述されたアクセス範囲を参照して複数のプロセッサのいずれかに実行させるために割り当てる。 （もっと読む）

【課題】ＶＬＩＷプロセッサにおいて、小さな回路規模で複雑な条件判定処理を効率良く実行する。
【解決手段】第１の演算器１３０は、第１の制御信号ｃｔｒ１に応じて、第１の比較演算器１２２の出力、該出力とレジスタ５０が既に保持している値の論理積、論理和のうちの１つを第１の演算結果ＣＲ１として出力する。第２の演算器１４０は、第２の制御信号ｃｔｒ２に応じて、第２の比較演算器１２４の出力と、該出力とレジスタ５０が既に保持している値の論理積、論理和の３つのうちの１つを第２の演算結果ＣＲ２として出力する。第３の演算器１５０は、第３の制御信号ｃｔｒ３に応じて、第１の演算結果ＣＲ１、第１の演算結果ＣＲ１と第２の演算結果ＣＲ２の論理積、論理和のうちの１つを実行結果としてレジスタ５０に出力する。レジスタ５０は、第３の演算器１５０からの実行結果を新たに保持し、出力する。 （もっと読む）

【課題】演算部の演算開始タイミングを変化させてデータ処理を行うデータ処理装置を実現する。
【解決手段】メモリ４００ａは、先行して演算を実行する処理部２００ａが生成したデータを蓄積する。メモリ監視部４５０は、メモリ４００ａが蓄積するデータのデータ数を監視し、後続して演算を実行する処理部２００ｂが演算に必要なデータ数が蓄積されたら、メモリ４００ａが蓄積するデータを処理部２００ｂに出力させる。処理部２００ｂはデータが出力されるタイミングで演算を開始し、データが出力されるタイミングの変化に対応して、処理部２００ｂの演算開始タイミングが変化する。 （もっと読む）

【課題】キャッシュ・メモリに命令をキャッシュする場合における保持内容の冗長さを減少させ、効率の良いキャッシュ・システムを実現する。
【解決手段】命令フェッチ・ユニット１０と、命令キャッシュ２０と、命令とこの命令が格納されたメイン・メモリ上における１または複数のアドレスとを関連付けて保持するマクロ・キャッシュ部３０と、命令キャッシュ２０におけるキャッシュ・ヒットの頻度が高い命令をマクロ・キャッシュ部３０に保持させるマクロ登録判断部４０と、を備える。マクロ・キャッシュ部３０は、マクロ登録判断部４０により保持するように指示された命令と同一の命令を既に保持している場合は、その命令を指定するアドレスを、既に保持しているその命令と関連付けて保持し、マクロ登録判断部４０により保持するように指示された命令と同一の命令を保持していない場合は、その命令とその命令を指定するアドレスとを関連付けて保持する。 （もっと読む）

【課題】選択された問題のあるインストラクションの発行を絞り込むことにより電力消費を減少するためのシステム及び方法を提供する。
【解決手段】プロセッサ内の電力スロットルユニットは、高電力消費推定値に基づいて選出される関連インストラクション形式に対するインストラクション発行カウントを維持する。電力スロットルユニットは、所与のインストラクション発行カウントが所与のスレッシュホールドを越えることを決定する。それに応答して、電力スロットルユニットは、各発行レートを制限するための所与のインストラクション形式を選択する。電力スロットルユニットは、その選択された所与のインストラクション形式の各々に対する発行レートを選出し、そしてその関連発行レートを、選出された発行レートに制限する。所与のインストラクション形式及び関連発行レート限界の選択は、プログラム可能である。 （もっと読む）

【課題】装置のコストアップを招くことなく、装置の出荷後にユーザーが使用しない機能を装置本体に組み込む必要をなくす。
【課題を解決するための手段】演算処理装置としての制御部１０は、ＰＬＬ回路１００と、ＣＰＵ１０１と、調整工程用プログラムを記憶している外部デバイス３０との接続が可能なインターフェイス１０５と、フラグ１０１１とを備え、ＣＰＵ１０１は、フラグ１０１１が調整工程モードを示すとき、外部デバイス３０から調整工程用プログラムの命令コードをフェッチする速度に対応するクロック数にＰＬＬ回路１００によって変更された動作クロックに基づいて、外部デバイス３０から命令コードをフェッチするとともに、当該フェッチした命令コードのデコードにより解析した命令内容を実行する。 （もっと読む）