国際特許分類[G11C16/02]の内容
物理学 (1,541,580) | 情報記憶 (112,808) | 静的記憶 (17,688) | 消去可能でプログラム可能なリードオンリメモリ (6,621) | 電気的にプログラム可能なもの (6,621)
国際特許分類[G11C16/02]の下位に属する分類
閾値が可変なトランジスタを用いるもの,例.FAMOS (1,754)
周辺回路,例.メモリへの書込み用 (2,128)
国際特許分類[G11C16/02]に分類される特許
1 - 10 / 2,739
メモリシステム及びそれのブロック複写方法
Notice: Undefined index: from_cache in /mnt/www/gzt_ipc_list.php on line 285
データ読出装置
Notice: Undefined index: from_cache in /mnt/www/gzt_ipc_list.php on line 285
メモリカード、ストレージメディア、及びコントローラ
Notice: Undefined index: from_cache in /mnt/www/gzt_ipc_list.php on line 285
不揮発性半導体メモリおよびそのデータの読出し方法
Notice: Undefined index: from_cache in /mnt/www/gzt_ipc_list.php on line 285
半導体記憶装置
Notice: Undefined index: from_cache in /mnt/www/gzt_ipc_list.php on line 285
ホスト装置、装置、システム
Notice: Undefined index: from_cache in /mnt/www/gzt_ipc_list.php on line 285
暗号化演算装置を搭載する不揮発性半導体記憶装置
Notice: Undefined index: from_cache in /mnt/www/gzt_ipc_list.php on line 285
不揮発性プログラマブルスイッチ
【課題】セル面積の小さい不揮発性プログラマブルスイッチを提供する。
【解決手段】第1配線に接続される第1端子と第2配線に接続される第2端子と第3配線に接続される第3端子とを有する第1不揮発性メモリトランジスタと、第4配線に接続される第4端子と第2配線に接続される第5端子と第3配線に接続される第6端子とを有する第2不揮発性メモリトランジスタと、第2配線にゲート電極が接続されたパストランジスタと、を備え、第1および第4配線が第1電源に接続され、第3配線が第1電源の電圧よりも高い電圧に接続されるときに第1不揮発性メモリトランジスタの閾値電圧が増加し、第2不揮発性メモリトランジスタの閾値電圧が低下し、第1および第4配線が第1電源に接続され、第3配線が第1電源の電圧よりも低い電圧に接続されるときに第1不揮発性メモリトランジスタの閾値電圧が低下し、第2不揮発性メモリトランジスタの閾値電圧が増加する。
(もっと読む)
半導体記憶装置
【課題】半導体記憶装置の回路面積を削減する。
【解決手段】半導体記憶装置10は、複数のメモリセルを有する第1のブロックを含むメモリセルアレイ11−1と、複数のメモリセルを有する第2のブロックを含むメモリセルアレイ11−2と、メモリセルアレイ11−1及び11−2に配設された複数のワード線と、複数のワード線のそれぞれに電圧を転送する複数の転送ゲートSWを有するロウデコーダ12とを含む。第1のブロックに配設された複数のワード線は、第1及び第2のグループを有し、第2のブロックに配設された複数のワード線は、第3及び第4のグループを有する。上記第1及び第3のグループは、転送ゲートSWを共有する。
(もっと読む)
半導体記憶装置
【課題】微細化に対して有利な半導体記憶装置を提供する。
【解決手段】実施形態によれば、半導体記憶装置は、複数のメモリセルが配置されるメモリセルアレイ11と、前記複数のメモリセルのデータをラッチし、前記メモリセルアレイのデータの入力または出力(I/O)ごとに分割して配置される複数のアドレス領域(IO<0>領域〜IO<7>領域)と、前記複数のアドレス領域に対応して配置され、それぞれが前記複数のアドレス領域と電気的に直列に接続される内部バス配線20と、前記内部バス配線のデータ転送を制御する制御回路15とを具備する。
(もっと読む)
1 - 10 / 2,739
[ Back to top ]