【課題】より秘匿性の高いＯＴＰメモリを提供する。
【解決手段】メモリセルは、第１ノードと第２ノードとの間に電流経路を形成するメモリトランジスタと、第３ノードと第４ノードとの間に電流経路を形成し、第３ノードがメモリトランジスタのゲートと配線により接続された選択トランジスタと、第１ノードに接続されたキャパシタとを備える。メモリトランジスタに対して、ゲート酸化膜が破壊されず劣化してゲートリーク電流が増大する程度の高電圧を印加することによりデータが書き込まれる。キャパシタの蓄積電荷のリークの有無によりデータを読み出すことが可能となる。ゲート酸化膜の劣化箇所は物理解析で識別できないため、秘匿性が高い。 （もっと読む）

【課題】メモリセルごとの消去回数を低減することで、フラッシュメモリの寿命を延ばす。
【解決手段】不揮発性半導体記憶装置３は、複数の半導体領域２０２の各々に設けられ、かつ直列に接続されたメモリトランジスタ及び選択トランジスタを有する複数の不揮発性メモリセルがマトリクス状に配置されたメモリセルブロックと、同一行にあるメモリトランジスタを共通接続するようにして、複数のメモリトランジスタのコントロールゲートに接続された複数のワード線ＷＬと、同一行にある選択トランジスタを共通接続するようにして、複数の選択トランジスタのゲートに接続された複数の選択ゲート線ＳＧとを含む。ロウデコーダ２０は、消去動作時に、半導体領域に消去電圧を印加した状態で、データが消去される選択ワード線に負の第１の電圧を印加し、データが消去されない非選択ワード線に正の第２の電圧を印加する。 （もっと読む）

【課題】セルの配置効率が高く且つ読み出し時の消費電流が少なく、さらにはデータを高速に読み出すことができるようにする。
【解決手段】ゲートが列方向に延伸する第１の選択ワード線２３と接続され、ソースが第１の副ビット線２０と接続され、ドレインが行方向に延伸する第１の主ビット線２２と接続された第１の選択トランジスタ２１と、ゲートが列方向に延伸する第２の選択ワード線３３と接続され、ソースが第２の副ビット線３０と接続され、ドレインが行方向に延伸する第２の主ビット線３２と接続された第２の選択トランジスタ３１とを有している。ここで、第２の選択トランジスタ３１の耐圧は、第１の選択トランジスタ２１の耐圧よりも低い。 （もっと読む）

【課題】現行プロセスを用いて追加工程なしに製造でき、高い信頼性を有する多値化された電気ヒューズを有する半導体装置を提供する。
【解決手段】第１フィラメントＦＳ１と、第１フィラメントＦＳ１に接続された第２フィラメントＦＳ２とを有する電気ヒューズ素子を有し、第１フィラメントＦＳ１の第２フィラメントＦＳ２との接続端と反対の端部に接続された第１フィラメントＦＳ１と第２フィラメントＦＳ２の直列抵抗を読み出す直列読み出し部ＲＤＳとを有する構成とする。 （もっと読む）

【課題】インターコネクト及びコンタクト用の実装面積が小さい３次元集積回路メモリ用の構造を低製造コストで提供する。
【解決手段】３次元メモリデバイスは、絶縁材料２１，２２，２３，２４で分離され、復号化回路を介してセンスアンプに結合可能なビット線ＢＬ_ｎとして導電材料の複数の帯片の形状をしている。導電材料帯片１１，１２，１３，１４は、スタック横面に側面を有する。ワード線ＷＬ_ｎ，ＷＬ_ｎ＋１の複数の導電線１６，１７は行デコーダに結合でき、複数のスタック上で直交して延びる。導電線は、スタックの表面に共形である。記憶素子は、スタック上の半導体材料帯片の側面と導電線の間の交点の界面領域の多層アレイに設けられる。３次元メモリは、複数層に対する２つの最小線幅のマスクで作られる。半導体材料帯片の端部に階段構造が含まれる。半導体材料帯片に平行な金属層上と、ワード線に平行な上部金属層上にＳＳＬインターコネクトを含む。 （もっと読む）

【課題】消費電流（消費電力）が増加するのを抑制することが可能なメモリを提供する。
【解決手段】このメモリ（クロスポイント型のダイオードＲＯＭ）では、半導体基板の表面に形成された不純物領域２２は、メモリセルにおけるダイオードのカソードとして機能するセル領域２２ｂと、コンタクト領域２４が形成される配線接続領域２２ａとを含み、不純物領域２２のうちの配線接続領域２２ａの近傍（抵抗領域２２ｃ）の抵抗は、セル領域２２ｂの抵抗よりも大きい。 （もっと読む）

【課題】内部回路の動作パラメータなどの設定を行うデータを長期にわたって安定に供給する。
【解決手段】第１の動作モード（ＰＲＯＭ）時には、不揮発性メモリセルに対し非破壊的に書換え可能な態様でデータを書込み、第２の動作モード（ＯＴＰ）時には不揮発性メモリセルに対し、破壊的に書換え不可能な態様でデータを書込む。この不揮発性メモリセルは、記憶素子として、可変磁気抵抗素子を有し、可変磁気抵抗素子の抵抗値に応じて情報を不揮発的に記憶する。 （もっと読む）

【課題】スタンバイ時に導電層からダイオードを介してビット線に電流がリークするのを抑制することが可能なメモリを提供する。
【解決手段】このクロスポイント型のダイオードＲＯＭ（メモリ）は、複数のワード線ＷＬに交差するように配置される複数のビット線ＢＬと、ワード線ＷＬに沿って延びるように設けられる導電層２ｃと、導電層２ｃとビット線ＢＬとが交差する位置に配置され、導電層２ｃにカソードが接続されるダイオード３を含むメモリセル４と、メモリセル４に記憶されるデータが読み出されるソース線Ｓ０（Ｓ１〜Ｓ３）とを備え、スタンバイ時に導電層２ｃまたはビット線ＢＬの一方がフローティング状態になるように構成されている。 （もっと読む）

【課題】製造以外でも情報の書込みが可能なアンチヒューズ型の半導体記憶装置を提供することを目的の１つとする。また、半導体記憶装置の小型化及び大容量化を図ることを目的の１つとする。
【解決手段】半導体記憶装置は、メモリセルがマトリクス状に配置されたメモリセルアレイを有し、ビット線駆動回路とワード線駆動回路から構成されている。ｍ×ｎ個のメモリセル１０３（ＭＣ（１，１）〜Ｍ（ｍ，ｎ））がマトリクス状に配置されたメモリセルの例において、メモリセルはビット線とワード線の交差部に設けられている。ビット線駆動回路と１０１ワード線駆動回路１０２をより少ない部品点数で構成することにより記憶装置の小型化と大容量化につながる。ビット線駆動回路とワード線駆動回路の部品点数が少なくてすむ記憶装置の駆動方法を提供する。 （もっと読む）

不揮発性１回限りプログラム可能メモリセルは、２端子ヒューズおよび３端子アンチヒューズを、直列に結合する。複数のそのようなメモリセルが、１つの不揮発性プログラム可能メモリアレイの中に含まれうる。また、再プログラム可能な不揮発性プログラム可能メモリセルが、記述される。
（もっと読む）