説明

国際特許分類[G11C5/14]の内容

物理学 (1,541,580) | 情報記憶 (112,808) | 静的記憶 (17,688) | 11/00に分類される記憶装置の細部 (108) | 電力供給装置 (4)

国際特許分類[G11C5/14]に分類される特許

1 - 4 / 4


【課題】集積回路チップ内の電圧発生回路で発生されるパワーノイズを除去又は最小化できる半導体チップパッケージを提供する。
【解決手段】半導体チップパッケージは、外部電源電圧を受信して内部回路に使用される供給電圧を発生する電圧発生回路と、前記電圧発生回路の前記供給電圧の出力ノードに接続された接続ターミナルとを含む集積回路チップと、前記供給電圧に対するパワーノイズを減少させるために前記接続ターミナルに電気的に接続されたノイズ除去器と、半導体チップパッケージとして前記集積回路チップをパッケージングするために前記集積回路チップを搭載する搭載基板とを有する。 (もっと読む)


【課題】 多数の電圧ドメインを有する集積回路デバイスおよびシステムのための改良された電圧変換システムを提供する。
【解決手段】 集積回路のためのオンチップ電圧変換装置は、第1のキャパシタと、この第1のキャパシタの第1の電極を第1の電圧ドメインの低側電圧レールに選択的に結合するように構成された第1のNFETデバイスと、第1のキャパシタの第1の電極を第1の電圧ドメインの高側電圧レールに選択的に結合するように構成された第1のPFETデバイスと、第1のキャパシタの第2の電極を第2の電圧ドメインの低側電圧レールに選択的に結合するように構成された第2のNFETデバイスであって、第2の電圧ドメインの低側電圧レールが第1の電圧ドメインの高側電圧レールに対応する、第2のNFETデバイスと、第1のキャパシタの第2の電極を第2の電圧ドメインの高側電圧レールに選択的に結合するように構成された第2のPFETデバイスと、を含む。 (もっと読む)


【課題】パワーオン動作タイミング制御のための信号を供給するための配線の引き回しの容易化を図る。
【解決手段】複数の半導体チップ(11,12,13)は、パワーオン制御信号を伝搬可能なボンディングワイヤによってデイジーチェーン接続される。上記複数の半導体チップのそれぞれは、取り込まれたパワーオン制御信号に対応する処理タイミングを上記複数の半導体チップ間でずらすためのタイミング調整回路を含む。上記タイミング調整回路は、上記パワーオン制御信号の処理タイミングを上記複数の半導体チップ間でずらすことによって電流の集中を回避する。 (もっと読む)


【課題】MCP内部で必要な複数の電源電圧および複数のチップイネーブル制御信号をMCP内部で生成し、複数の半導体集積回路チップ(例えばメモリチップ)に供給可能とする。
【解決手段】少なくともチップイネーブル制御信号で制御される複数の半導体集積回路チップ201、202、203が1個のマルチチップパッケージに実装されたMCP半導体装置において、外部から供給された一つの電源電圧を昇圧あるいは降圧して新たな電源電圧を生成する電源電圧変換回路およびチップイネーブル制御信号を生成するチップイネーブル生成回路を含んだ電源/アドレス変換チップ204を搭載し、生成した電源電圧およびチップイネーブル制御信号を別の半導体集積回路チップに供給する。 (もっと読む)


1 - 4 / 4