半導体集積回路装置
【課題】パワーオン動作タイミング制御のための信号を供給するための配線の引き回しの容易化を図る。
【解決手段】複数の半導体チップ(11,12,13)は、パワーオン制御信号を伝搬可能なボンディングワイヤによってデイジーチェーン接続される。上記複数の半導体チップのそれぞれは、取り込まれたパワーオン制御信号に対応する処理タイミングを上記複数の半導体チップ間でずらすためのタイミング調整回路を含む。上記タイミング調整回路は、上記パワーオン制御信号の処理タイミングを上記複数の半導体チップ間でずらすことによって電流の集中を回避する。
【解決手段】複数の半導体チップ(11,12,13)は、パワーオン制御信号を伝搬可能なボンディングワイヤによってデイジーチェーン接続される。上記複数の半導体チップのそれぞれは、取り込まれたパワーオン制御信号に対応する処理タイミングを上記複数の半導体チップ間でずらすためのタイミング調整回路を含む。上記タイミング調整回路は、上記パワーオン制御信号の処理タイミングを上記複数の半導体チップ間でずらすことによって電流の集中を回避する。
【発明の詳細な説明】
【技術分野】
【0001】
本発明は、複数の半導体チップを積層して成る半導体集積回路装置に関し、例えばメモリカードに適用して有効な技術に関する。
【背景技術】
【0002】
電気的に書き換え可能な不揮発性メモリとカードコントローラとを有してカード状に形成されたメモリカードが知られている(例えば特許文献1における図1参照)。
【0003】
メモリカードなどに内蔵されるメモリモジュールにおいては、供給電源の電位と独立してチップ内のパワーオン動作を制御できる外部信号を持っておらず、供給電源電位の検出を行い、その検出信号を元に内部論理のリセットやチップ内生成電源の立ち上げ等のパワーオン動作を行う。
【0004】
また、スタンバイ制御等の端子によりスタンバイ動作後のリスタート動作としてパワーオン動作と同等のチップ内部電源活性化動作を行う機能を有するフラッシュメモリ等の製品においては、ディープスタンバイ制御用信号により内部電源等を非活性化して非動作時の消費電力を抑え、通常動作前に前もってディープスタンバイ制御信号を非活性化することにより内部電源等の再活性化を行い通常動作可能な状態に復帰する。
【0005】
【特許文献1】特開2005−258851号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
メモリモジュールに実装された複数チップが同じ電源電位、又は同じ制御信号を検出してパワーオン動作開始の判断を行う構成では、複数チップ間でパワーオン動作が重複してしまい、消費電流の平準化ができない。これを解決するためには、チップ内で生成または外部から供給される信号を使って複数チップ間のパワーオン動作タイミングを互いにずらす必要がある。この複数チップ間でのパワーオン動作タイミング制御について本願発明者が検討したところ、メモリモジュールに実装された複数チップの数が増えるに従い、パワーオン動作タイミング制御のためのパワーオン信号を供給するための配線の引き回しが煩雑になることが見いだされた。例えば、パワーオン動作タイミング制御のためのスタンバイ解除信号を生成するための制御回路を設け、この制御回路から各チップ毎に個別的に上記ウェイト解除信号を供給することが考えられるが、そうすると、上記制御回路には、リセット解除の対象となるチップの数に対応する数だけ、スタンバイ解除信号出力端子を設け、この端子から上記複数のチップとの間を、スタンバイ解除信号の配線により個別的に結合しなければならない。
【0007】
本発明の目的は、パワーオン動作タイミング制御のための信号を供給するための配線の引き回しを積層チップ等においても容易に行うための技術を提供することにある。
【0008】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【0009】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【0010】
すなわち、それぞれ制御信号により内部回路の活性・非活性化が可能とされる複数の半導体チップを含む半導体集積回路装置において、上記複数の半導体チップは、上記制御信号を伝搬可能な配線によってデイジーチェーン接続され、且つ、上記複数の半導体チップのそれぞれは、取り込まれた上記制御信号に対応する処理タイミングを上記複数の半導体チップ間でずらすためのタイミング調整回路を含んで成る。
【0011】
上記の構成によれば、複数の半導体チップが上記制御信号を伝搬可能な配線によってデイジーチェーン接続され、タイミング調整回路は、取り込まれた制御信号に対応する処理タイミングを上記複数の半導体チップ間でずらすことによって電流の集中を回避する。このことが上記制御信号を伝搬可能なボンディングワイヤによってデイジーチェーン接続を可能とし、パワーオン動作タイミング制御のための信号を供給するための配線の引き回しの容易化を達成する。
【0012】
このとき、上記半導体チップは、第1端子と第2端子とを含み、上記第1端子及び上記第2端子の一方が上記制御信号の入力用とされるとき、他方は上記制御信号の出力用とされる。
【0013】
上記第1端子から上記第2端子方向への信号伝達を可能とする正方向回路と、上記第2端子から上記第1端子方向への信号伝達を可能とする逆方向回路と、上記正方向回路と上記逆方向回路とを選択的に導通状態に制御可能な選択回路とを含み、上記正方向回路と上記逆方向回路とはそれぞれ上記タイミング調整回路を含んで構成することができる。
【0014】
ヒューズや不揮発性メモリによる設定や、組立て時のボンディングオプションにより上記選択回路の選択状態を決定可能な選択端子を設けることができる。
【0015】
上記タイミング調整回路は、上記第1端子における論理変化を遅延して上記第2端子へ伝達し、上記第2端子における論理変化を遅延して上記第1端子へ伝達するための制御論理を含んで構成することができる。
【発明の効果】
【0016】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【0017】
すなわち、別々のタイミングを個々のチップへ夫々供給する場合に比べて、パワーオン動作タイミング制御のための信号を供給するための配線の引き回しを容易に行うことができる。
【発明を実施するための最良の形態】
【0018】
図1には、本発明にかかる半導体集積回路装置の一例とされるメモリモジュールが示される。
【0019】
図1に示されるメモリモジュール1は、複数のモジュール構成メモリチップ11〜13と、モジュール構成メモリチップ11〜13のパワーオン制御を可能とするモジュール制御チップ10とを含む。複数のモジュール構成メモリチップは、それぞれパワーオン制御信号の取り込みを可能とするパワーオン制御入力端子RIと、パワーオン制御信号の出力を可能とするパワーオン制御出力端子ROとを有する。
【0020】
上記モジュール制御チップ10は、パワーオン制御信号の出力を可能とするパワーオン制御出力端子ROを有する。モジュール制御チップ10、モジュール構成チップ11,12,13の順に配列されるとき、それらは次のように結合される。モジュール制御チップ10のパワーオン制御出力端子ROは、モジュール構成チップ11のパワーオン制御入力端子RIに結合される。このモジュール構成チップ11のパワーオン制御出力端子ROは、モジュール構成チップ12のパワーオン制御入力端子RIに結合される。このモジュール構成チップ12のパワーオン制御出力端子ROは、モジュール構成チップ13のパワーオン制御入力端子RIに結合される。このモジュール構成チップ12のパワーオン制御出力端子ROは、これ以降に同様に接続されるモジュール構成チップ(図示せず)のパワーオン制御入力端子に結合される。このように上記複数のモジュール構成チップ11〜13は、互いにデイジーチェーン接続されている。
【0021】
上記の構成において、モジュール制御チップ10のパワーオン制御出力端子ROからパワーオン制御信号RO0が出力され、それが、モジュール構成チップ11のパワーオン制御入力端子RIに信号RI1として入力される。モジュール構成チップ11のパワーオン制御出力端子ROからはパワーオン制御信号RO1が出力され、それが、モジュール構成チップ12のパワーオン制御入力端子RIに信号RI2として入力される。モジュール構成チップ12のパワーオン制御出力端子ROからはパワーオン制御信号RO2が出力され、それがモジュール構成チップ13のパワーオン制御入力端子RIに信号RI3として入力される。
【0022】
メモリモジュール1におけるパワーオンリセット期間又はスタンバイ期間において、モジュール制御チップ10のパワーオン制御出力端子ROからの出力信号RO0がローレベルとされ、パワーオン時又はリスタート時にはモジュール制御チップ10のパワーオン制御出力端子ROからの出力信号RO0がハイレベルにされるものとする。
【0023】
ここで、上記パワーオン制御出力端子ROやパワーオン制御入力端子RIを介して入出力されるパワーオン制御信号が、本発明における制御信号の一例とされる。
【0024】
図2には、図1に示される構成における主要部の動作タイミングが示される。
【0025】
番号11で示すチップ11において、パワーオン制御入力端子RIがハイレベルにされることでパワーオン状態への遷移を認識しチップ11の内部回路を活性化させるチップ11の内部リスタート信号RSTRがハイレベルにされる。また、番号12で示すチップ12においてチップ11の制御出力端子ROと接続されたパワーオン制御入力端子RIがハイレベルにされることでチップ12の内部リスタート信号RSTRがハイレベルにされる。モジュール構成チップ11は、パワーオン制御入力端子RIでハイレベルの信号Rl1を取り込んでから直ぐには出力信号RO1をハイレベルに遷移させない。内部電源の立上げ完了信号またはパワーオンを遅延したレディ信号READYが有効になるまで待つ。これは、モジュール構成チップ11の内部電源立ち上げ活性化を開始し、活性化終了または活性化電流ピークが重複しないに充分な時間を待ってから出力信号RO1をパワーオン状態レベルに遷移させることによって、次段のモジュール構成チップ12との関係で、内部電源立ち上げ活性化期間が重複しないようにするためである。逆にパワーオン制御入力端子RIによって、スタンバイ状態を示すローレベルを受け取った場合には、モジュール構成チップ11の内部電源非活性化を開始するとともに、出力RO1を直ちにスタンバイ状態を示すローレベルに遷移させることによて、次段のモジュール構成チップ12にもスタンバイ状態を示すローレベルを伝播させる。チップ12もチップ11と同様に動作し、パワーオン状態への遷移は遅延されスタンバイ状態への遷移は直ちに次の素子に伝播される。モジュール構成チップ12,13間においても、上記モジュール構成チップ11,12間の関係と同様にタイミング調整される。
【0026】
このように、このデイジーチェーンに直列に接続されているモジュール搭載チップ間でチップ内部電源立ち上げタイミングをずらすことによりチップ内部電源立ち上げ時の消費電流の平均化を行い、多チップ搭載時にも各チップ内部電源立ち上げ時の一時的な消費電流の増大ピークが重畳してモジュール全体での最大消費電流値が増大しないようにすることができる。
【0027】
図3には、上記モジュール構成チップ11〜13における主要部の構成が示される。
【0028】
パワーオン制御入力端子RIに対応するパッド33と、パワーオン制御出力端子ROに対応するパッド34とが設けられる。上記モジュール構成チップ11〜13には、図2に示されるようなタイミング調整回路30が内蔵される。このタイミング調整回路30の入力端子は、パワーオン制御入力端子RIに結合されると共に、ブルダウン抵抗31を介してグランドGNDに結合される。また、タイミング調整回路30の出力端子は、パワーオン制御出力端子ROに結合されると共にプルダウン抵抗32を介してグランドGNDに結合される。
【0029】
上記タイミング調整回路30は、バッファ301、出力端子ROの遷移の間出力を有効に保つための遅延回路302、立ち上がりエッジ遅延回路を構成する遅延回路303、アンド論理304、オア論理305、及びバッファ306を含む。
【0030】
パワーオン制御入力端子RIからの1レベル信号は、バッファ301を介してR1信号としてバッファ306に伝達されると共に、当該チップの内部回路(図示せず)リスタート信号として上記内部回路に伝達され内部回路を活性化させる。モジュール構成チップは内部回路の活性化が終了するとRD2信号を有効レベル(ここでは1レベル)に遷移する。RD2信号はオア論理305を介してOEを有効にするためバッファ306がオン状態となりパワーオン制御入力端子RIの立上り遷移をパワーオン制御出力端子ROに伝播する。
【0031】
一方、バッファ301の出力は、出力バッファの遷移時間中OEを有効に保つための遅延回路302、立上り遷移を遅延して伝達するための立上りエッジ遅延回路を構成する遅延回路303及びアンド論理304を介してRD1信号としてRD2信号と同様にOR論理305に導かれ、バッファ306の出力イネーブル信号OEが形成される。
【0032】
上記の構成の作用を説明する。
【0033】
図4には、図3に示される構成における主要部の動作タイミングが示される。
【0034】
パワーオン制御入力端子RIの立ち上がりを基点としてチップ内部電源リスタート信号RSTRがハイレベルにされる。モジュール構成チップはRSTRが有効になると内部電源の活性化を行い、内部電源レディ信号RD2は、チップの内部電源の立ち上げが完了すると再びレディ状態(ハイレベル)に復帰する。このレディ状態への復帰により、出力イネーブル信号OEがハイレベルにされることによりバッファ17が導通され、それによって、パワーオン制御出力端子ROより、上記パワーオン制御入力端子RIからの立ち上がりエッジが次段のチップに伝播させる。
【0035】
尚、上記パワーオン制御入力端子RIがハイレベルの期間はパワーオン制御出力端子ROもハイレベルを維持する。
【0036】
上記パワーオン制御入力端子RIにおける信号の立ち下がりを基点としてチップ内部電源をスタンバイ状態にさせる。また、上記パワーオン制御入力端子RIにおける信号の立ち下がりは遅延させることなく、パワーオン制御出力端子ROから次のチップに伝播させる。
【0037】
回路ではパワーオン制御入力端子RIがハイレベルの期間+遅延回路の遅延期間分は出力バッファを動作させ、パワーオン制御入力端子RIのハイレベル及び立ち上がり立ち下がりをパワーオン制御出力端子ROに伝播する。パワーオン制御入力端子RIがローレベルの期間はプルダウン回路によりパワーオン制御出力端子ROのローレベルを保持する。特に図示しないがスタンバイ時の消費電流制限が緩い場合には出力バッファ306を常時ONとして、入力にRD1信号とOE信号のアンド論理を挿入して同様の論理を構成し、プルダウン抵抗を省略することも可能であることは言うまでもない。
【0038】
立ち上がりエッジ遅延回路は内部電源レディ信号が正常に動作しない場合などにタイムアウトを設定してパワーオン制御入力端子RI入力をパワーオン制御出力端子ROに伝播させるための回路で通常内部電源立ち上げ期間より長く設定するが、電流立ち上げ時の消費電流ピーク時間が内部電源立ち上げ期間より短い場合には、内部電源立ち上げ期間より短い設定とすることも可能である。その場合には電源レディ信号は必ずしも必要ではない。
【0039】
また、立ち上がりエッジの遅延時間を「0」にしたもの、つまり立ち上がり伝播を遅延させないチップを作ることも可能である。この場合、デイジーチェーンの段数に対して伝播の遅延時間が短くなり、デイジーチェーンに接続されている複数のチップが同時に電源立ち上げを開始するので、直列に接続する同時立ち上げチップ数を消費電流ピーク許容値以下に設定して、遅延を設定したモジュール構成チップを間に挟むことにより複数チップ毎にずれたタイミングで電源を立ち上げるタイミングに設定できる。また、立ち上がりエッジ遅延時間を可変遅延回路としてヒューズやROM等で遅延時間を任意に設定してチップ間の立ち上げスキュー時間を調整することも可能である。
上記例によれば、以下の作用効果を得ることができる。
【0040】
上記例によれば、以下の作用効果を得ることができる。
【0041】
(1)デイジーチェーン接続されたチップ同士のパワーオン時のチップ内部電源活性化時の消費電流ピークが重畳しないように設定することが可能となり、モジュール全体の消費電流ピークが大きくなることを回避することができる。
【0042】
(2)制御信号デイジーチェーンで接続することにより、各チップ毎にパッケージ本体から別々のボンディングワイヤを接続する必要がなく生産性が向上する。
【0043】
次に、上記複数のモジュール構成チップを一つのモジュールに組み込む場合について具体的に説明する。
【0044】
パワーオン制御入力端子RIのパッド54,55,56と、パワーオン制御出力端子ROのパッド57,58,59との形成位置が、上記モジュール構成チップ間で互いに等しい場合を考える。かかる場合において上記複数のモジュール構成チップをデイジーチェーン接続するには、例えば図5に示されるように、チップ間のボンディングワイヤ51,52,53をチップ11〜13に対して斜めになるように接続する。これによりモジュール構成チップ11〜13が図1に示したようなデイジーチェイン接続を構成する。
しかるにチップ11〜13に対して斜めになるようなボンディング51,52,53は、各チップ毎に多数の短ワイア長ボンディングを必要とする上、ボンディング装置に対するチップ載置角度を適宜に変更しなければならず、ボンディング作業が面倒になる。また、チップ11〜13に対して斜めになるようなボンディングワイヤ51,52,53は、各チップのボンディングパッド間を平行に接続するチップ間ボンディングワイヤ(図示せず)に対して経路が交差することがあるため、ワイヤ間隔の確保が難しくなることが考えられる。そのような不都合を回避するには、図6に示されるように、各チップにおいてRIパッド33とROパッド34との間で信号の流れる方向を変更可能にすると良い。
【0045】
すなわち、パッド33からパッド34方向に信号を伝達可能な正方向回路61と、それと逆にパッド34からパッド33方向に信号を伝達可能な逆方向回路62と、上記正方向回路61と上記逆方向回路62とを選択的に活性化可能な入出力方向選択回路63とを設け、この入出力方向選択回路63の制御により、パッド33とパッド34との間で信号の流れる方向の変更を可能にする。上記入出力方向選択回路63により上記正方向回路61が選択的に導通された場合には、パッド33からパッド34方向に信号伝達を行うことができ、上記入出力方向選択回路63により上記逆方向回路62が選択的に導通された場合には、パッド34からパッド33方向に信号伝達を行うことができる。上記入出力方向選択回路63の選択状態は、適宜溶断可能なヒューズ回路や、ボンディングオプションなどによってプログラマブルに設定することができる。
【0046】
ここで、上記正方向回路61と上記逆方向回路62とは、それぞれ基本的には図3におけるタイミング調整回路30と同等の論理に構成され、その場合において、バッファ306のOEを多重構成にして正方向逆方向の選択を可能にするとともにRD1信号を有効な入力端子側から選択する回路を付加することで遅延等の回路を共有可能である。
【0047】
図7には、図6に示される回路構成を採用する場合のボンディング例が示される。
【0048】
図6における回路構成が、図7に示されるモジュール構成チップ11,12,13に適用されるとき、図7におけるモジュール構成チップ11,12,13におけるパッド54,55,56は、図6におけるパッド33に対応し、図7におけるモジュール構成チップ11,12,13におけるパッド57,58,59は、図6におけるパッド34に対応する。
【0049】
複数のモジュール構成チップ11,12,13は、パッド位置が見える程度にずれた状態で重ねられる。偶数番目または奇数番目に位置するチップの端子機能を上記入出力方向選択回路63により逆転させておくことにより、出力用のパッド57の近傍には入力用のパッド58が位置され、出力用のパッド55の近傍には入力用のパッド56が位置される。そこで、出力用のパッド57と入力用のパッド58とをボンディングワイヤ73で接続し、出力用のパッド55と入力用のパッド56とをボンディングワイヤ72で接続することにより、デイジーチェーン接続を行うことができ、その場合のボンディングワイヤは互いに並行となる。このようなボンディングは、図5に示されるボンディングに比べて容易に行うことができる。また、各チップのボンディングパッド間を平行に接続するチップ間ボンディングワイヤ(図示せず)に対して経路が交差しないで済むことから、ワイヤ間隔の確保も容易とされる。
【0050】
図8には、図6に示される回路構成を採用する場合の別のボンディング例が示される。
【0051】
図8に示されるボンディングでは、全ての配線をシリーズではなく、81,82で示されるように分岐させてボンディングすることにより、デイジーチェーンの段数及び各段のチップ数を加減することが可能である。
【0052】
図9には、図6に示される回路構成を採用する場合の別のボンディング例が示される。
【0053】
図6に示される入出力方向選択回路63の選択動作を外部端子の論理状態により制御可能に構成することができる。その場合、図9に示されるように、入出力方向選択回路63の選択動作を決定するための反転選択パッド92,93,94が、それぞれモジュール構成チップ11,12,13に形成される。このように反転選択パッド92,93,94が形成される場合には、それをボンディングオプション用のパッド91に接続するか否かによって、入出力方向選択回路63の選択動作を任意に決定することができる。ボンディングオプション用のパッド91は、例えばグランドレベルとされる。図9に示される例では、ボンディングワイヤ74によって反転選択端子93がボンディングオプション用のパッド91に接続されることによって、モジュール構成チップ12における端子の機能を、他のチップ11,13に対して反転させている。
【0054】
図10には、図6に示される回路構成を採用する場合の別のボンディング例が示される。
【0055】
図10に示される構成では、入出力方向選択回路63の選択動作を決定するための反転選択パッド92,93,94と、非反転選択パッド101,102,103が設けられており、端子の機能を反転させるための設定と、端子の機能を反転させないための設定とを別個に行うようにしている。この例では、反転選択パッド92,93,94が選択的にボンディングオプション用のパッド91−1に結合され、非反転選択パッド101,102,103が選択的にボンディングオプション用のパッド91−2に結合される。
【0056】
図11には、上記タイミング調整回路30の別の構成例が示される。
【0057】
パッド33からの信号出力のための出力バッファ114と、この出力バッファ114の動作を制御するための出力バッファ制御回路115が設けられる。パッド34からの信号出力のための出力バッファ118と、この出力バッファ118の動作を制御するための出力バッファ制御回路117が設けられる。パッド33からの入力信号を取り込むための入力バッファ121と、この入力バッファ121の入力端子側をプルアップするための駆動素子122及びプルアップ抵抗120が設けられる。パッド34からの入力信号を取り込むための入力バッファ124と、この入力バッファ124の入力端子側をプルアップするための駆動素子125及びプルアップ抵抗126が設けられる。そして、上記入力バッファ121,124の出力信号のナンド論理を得るナンドゲート123が設けられ、このナンドゲート123の出力信号によって上記駆動素子122,125の動作が制御されるようになっている。また、上記力バッファ121,124のオア論理がオアゲート116で求められることでリスタート信号RSTRが形成されるようになっている。さらに、上記入力バッファ121の出力信号は出力バッファ制御回路117に供給され、上記入力バッファ124の出力信号は出力バッファ制御回路115に供給されるようになっている。
【0058】
上記出力バッファ制御回路115は、上記入力バッファ124の出力信号と、内部電源レディ信号RD2とに基づいて、出力信号DOや、それを外部出力可能とするため出力イネーブル信号OEを形成し、それを上記出力バッファ114に供給する。上記出力バッファ制御回路117は、上記入力バッファ121の出力信号と、内部電源レディ信号RD2とに基づいて、出力信号DOや、それを外部出力可能とするため出力イネーブル信号OEを形成し、それを上記出力バッファ118に供給する。
【0059】
図12には、上記出力バッファ制御回路115,117の構成例が示される。
【0060】
図12に示されるように上記出力バッファ制御回路115,117は、立ち上がりエッジ検出して遅延する立ち上がりエッジ遅延回路126、ノアゲート123、パルスエッジ検出回路127とを含んで成る。上記立ち上がりエッジ遅延回路126は、入力信号DIを遅延するための遅延回路121と、この遅延回路121の出力信号と入力信号DIとのアンド論理を得るアンドゲート122とを含んで成る。この立ち上がりエッジ遅延回路126の出力信号と内部電源レディ信号RD2とのオア論理がオアゲート123で求められる。このオアゲート123の出力信号は、出力データDOとして出力されるとともに、パルスエッジ検出回路127に伝達される。パルスエッジ検出回路127は、上記オアゲート123の出力信号のパルスエッジを検出する機能を有し、上記ノアゲート123の出力信号を遅延するための遅延回路124と、この遅延回路124の出力信号と上記ノアゲート123の出力との排他的論理和を得るためのゲート125とを含んで成る。このパルスエッジ検出回路127の出力信号は出力イネーブル信号OEとされる。
【0061】
上記の構成において、パッド33のハイレベルは、プルアップ抵抗120とプルダウン抵抗31との抵抗比により維持され、パッド34のハイレベルは、プルアップ抵抗126とプルダウン抵抗32との抵抗比により維持される。
【0062】
パッド33が他チップの駆動によりローレベルに遷移した場合、直ちにパルスエッジ検出回路127内の遅延回路124の遅延時間分だけ、出力バッファ117を駆動してローレベルをパッド34に伝播させると共に、駆動素子125をオフさせて、プルアップ抵抗126の関与を排除する。このパッド34の立ち下がり遷移は、出力バッファ114を介してパッド33を一定期間ローレベルに駆動することになるが、駆動方向が他チップからの入力と同じローレベルであるため、何等不都合を生じない。
【0063】
両パッド33,34がローレベルの場合において、パッド33が他チップの駆動によりハイレベルに遷移した場合、それが立ち上がりエッジ遅延回路126で所定の時間遅延されてから出力バッファ118を介して一定時間パッド34をハイレベルに駆動すると共に、駆動素子125を導通させることでプルアップ抵抗126を関与させ、出力バッファ118の駆動力が無くなってからもパッド34の電位をハイレベルに保持する。このパッド34の立上がり遷移は、出力バッファ114を介してパッド33を一定期間ハイレベルに駆動するが、駆動方向が他チップからの入力と同じハイレベルのため、何等不都合を生じない。
【0064】
入力端子がパッド34とされた場合、つまり、パッド34に入力信号が与えられた場合には、上記と逆方向に信号が伝播する。また、電源投入時のノード状態が許せば両端子のプルアップ時にはプルダウン抵抗の関与を排除させる回路を付加したり、また伝送線路が長い場合に出力バッファの駆動力をダンピングする回路を付加できる。
【0065】
上記の構成によれば、パッド33,34に、信号入力用と信号出力用との双方の機能を持たせることができるので、換言すれば、パッド33,34をそれぞれ入出力兼用パッドとすることができるので、複数のモジュール構成チップ11,12,13間のデイジーチェーン接続においては、パッド33,34の入出力方向を区別する必要がなくなるため、ボンディングオプションが不要となり、または内部にヒューズ等の記憶素子が不要となるため各チップを区別しなくてよくなりボンディングや組立て工程の簡素化を図ることができる。
【0066】
以上本発明者によってなされた発明を具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0067】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるメモリモジュールに適用した場合について説明したが、本発明はそれに限定されるものではなく、各種半導体集積回路装置に広く適用することができる。
【0068】
本発明は、少なくとも、複数の半導体チップを含むことを条件に適用することができる。
【図面の簡単な説明】
【0069】
【図1】本発明にかかる半導体集積回路装置の一例とされるメモリモジュールの構成例ブロック図である。
【図2】図1に示される構成における主要部の動作タイミング図である。
【図3】上記メモリモジュールに含まれる上記モジュール構成チップにおける主要部の構成例回路図である。
【図4】図3に示される回路構成における主要部の動作タイミング図である。
【図5】複数のチップ間のボンディングにつての説明図である。
【図6】上記メモリモジュールに含まれる上記モジュール構成チップにおける主要部の別の構成例ブロック図である。
【図7】図6に示される回路構成を採用する場合のボンディング例の説明図である。
【図8】図6に示される回路構成を採用する場合のボンディング例の別の説明図である。
【図9】図6に示される回路構成を採用する場合のボンディング例の別の説明図である。
【図10】図6に示される回路構成を採用する場合のボンディング例の別の説明図である。
【図11】上記メモリモジュールに含まれる上記モジュール構成チップにおける主要部の別の構成例回路図である。
【図12】図11における主要部の構成例回路図である。
【符号の説明】
【0070】
1 メモリモジュール
10 モジュール制御チップ
11〜13 モジュール構成メモリチップ
30 タイミング調整回路
33,34 パッド
61 正方向回路
62 逆方向回路
63 入出力方向選択回路
【技術分野】
【0001】
本発明は、複数の半導体チップを積層して成る半導体集積回路装置に関し、例えばメモリカードに適用して有効な技術に関する。
【背景技術】
【0002】
電気的に書き換え可能な不揮発性メモリとカードコントローラとを有してカード状に形成されたメモリカードが知られている(例えば特許文献1における図1参照)。
【0003】
メモリカードなどに内蔵されるメモリモジュールにおいては、供給電源の電位と独立してチップ内のパワーオン動作を制御できる外部信号を持っておらず、供給電源電位の検出を行い、その検出信号を元に内部論理のリセットやチップ内生成電源の立ち上げ等のパワーオン動作を行う。
【0004】
また、スタンバイ制御等の端子によりスタンバイ動作後のリスタート動作としてパワーオン動作と同等のチップ内部電源活性化動作を行う機能を有するフラッシュメモリ等の製品においては、ディープスタンバイ制御用信号により内部電源等を非活性化して非動作時の消費電力を抑え、通常動作前に前もってディープスタンバイ制御信号を非活性化することにより内部電源等の再活性化を行い通常動作可能な状態に復帰する。
【0005】
【特許文献1】特開2005−258851号公報
【発明の開示】
【発明が解決しようとする課題】
【0006】
メモリモジュールに実装された複数チップが同じ電源電位、又は同じ制御信号を検出してパワーオン動作開始の判断を行う構成では、複数チップ間でパワーオン動作が重複してしまい、消費電流の平準化ができない。これを解決するためには、チップ内で生成または外部から供給される信号を使って複数チップ間のパワーオン動作タイミングを互いにずらす必要がある。この複数チップ間でのパワーオン動作タイミング制御について本願発明者が検討したところ、メモリモジュールに実装された複数チップの数が増えるに従い、パワーオン動作タイミング制御のためのパワーオン信号を供給するための配線の引き回しが煩雑になることが見いだされた。例えば、パワーオン動作タイミング制御のためのスタンバイ解除信号を生成するための制御回路を設け、この制御回路から各チップ毎に個別的に上記ウェイト解除信号を供給することが考えられるが、そうすると、上記制御回路には、リセット解除の対象となるチップの数に対応する数だけ、スタンバイ解除信号出力端子を設け、この端子から上記複数のチップとの間を、スタンバイ解除信号の配線により個別的に結合しなければならない。
【0007】
本発明の目的は、パワーオン動作タイミング制御のための信号を供給するための配線の引き回しを積層チップ等においても容易に行うための技術を提供することにある。
【0008】
本発明の前記並びにその他の目的と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
【課題を解決するための手段】
【0009】
本願において開示される発明のうち代表的なものの概要を簡単に説明すれば下記の通りである。
【0010】
すなわち、それぞれ制御信号により内部回路の活性・非活性化が可能とされる複数の半導体チップを含む半導体集積回路装置において、上記複数の半導体チップは、上記制御信号を伝搬可能な配線によってデイジーチェーン接続され、且つ、上記複数の半導体チップのそれぞれは、取り込まれた上記制御信号に対応する処理タイミングを上記複数の半導体チップ間でずらすためのタイミング調整回路を含んで成る。
【0011】
上記の構成によれば、複数の半導体チップが上記制御信号を伝搬可能な配線によってデイジーチェーン接続され、タイミング調整回路は、取り込まれた制御信号に対応する処理タイミングを上記複数の半導体チップ間でずらすことによって電流の集中を回避する。このことが上記制御信号を伝搬可能なボンディングワイヤによってデイジーチェーン接続を可能とし、パワーオン動作タイミング制御のための信号を供給するための配線の引き回しの容易化を達成する。
【0012】
このとき、上記半導体チップは、第1端子と第2端子とを含み、上記第1端子及び上記第2端子の一方が上記制御信号の入力用とされるとき、他方は上記制御信号の出力用とされる。
【0013】
上記第1端子から上記第2端子方向への信号伝達を可能とする正方向回路と、上記第2端子から上記第1端子方向への信号伝達を可能とする逆方向回路と、上記正方向回路と上記逆方向回路とを選択的に導通状態に制御可能な選択回路とを含み、上記正方向回路と上記逆方向回路とはそれぞれ上記タイミング調整回路を含んで構成することができる。
【0014】
ヒューズや不揮発性メモリによる設定や、組立て時のボンディングオプションにより上記選択回路の選択状態を決定可能な選択端子を設けることができる。
【0015】
上記タイミング調整回路は、上記第1端子における論理変化を遅延して上記第2端子へ伝達し、上記第2端子における論理変化を遅延して上記第1端子へ伝達するための制御論理を含んで構成することができる。
【発明の効果】
【0016】
本願において開示される発明のうち代表的なものによって得られる効果を簡単に説明すれば下記の通りである。
【0017】
すなわち、別々のタイミングを個々のチップへ夫々供給する場合に比べて、パワーオン動作タイミング制御のための信号を供給するための配線の引き回しを容易に行うことができる。
【発明を実施するための最良の形態】
【0018】
図1には、本発明にかかる半導体集積回路装置の一例とされるメモリモジュールが示される。
【0019】
図1に示されるメモリモジュール1は、複数のモジュール構成メモリチップ11〜13と、モジュール構成メモリチップ11〜13のパワーオン制御を可能とするモジュール制御チップ10とを含む。複数のモジュール構成メモリチップは、それぞれパワーオン制御信号の取り込みを可能とするパワーオン制御入力端子RIと、パワーオン制御信号の出力を可能とするパワーオン制御出力端子ROとを有する。
【0020】
上記モジュール制御チップ10は、パワーオン制御信号の出力を可能とするパワーオン制御出力端子ROを有する。モジュール制御チップ10、モジュール構成チップ11,12,13の順に配列されるとき、それらは次のように結合される。モジュール制御チップ10のパワーオン制御出力端子ROは、モジュール構成チップ11のパワーオン制御入力端子RIに結合される。このモジュール構成チップ11のパワーオン制御出力端子ROは、モジュール構成チップ12のパワーオン制御入力端子RIに結合される。このモジュール構成チップ12のパワーオン制御出力端子ROは、モジュール構成チップ13のパワーオン制御入力端子RIに結合される。このモジュール構成チップ12のパワーオン制御出力端子ROは、これ以降に同様に接続されるモジュール構成チップ(図示せず)のパワーオン制御入力端子に結合される。このように上記複数のモジュール構成チップ11〜13は、互いにデイジーチェーン接続されている。
【0021】
上記の構成において、モジュール制御チップ10のパワーオン制御出力端子ROからパワーオン制御信号RO0が出力され、それが、モジュール構成チップ11のパワーオン制御入力端子RIに信号RI1として入力される。モジュール構成チップ11のパワーオン制御出力端子ROからはパワーオン制御信号RO1が出力され、それが、モジュール構成チップ12のパワーオン制御入力端子RIに信号RI2として入力される。モジュール構成チップ12のパワーオン制御出力端子ROからはパワーオン制御信号RO2が出力され、それがモジュール構成チップ13のパワーオン制御入力端子RIに信号RI3として入力される。
【0022】
メモリモジュール1におけるパワーオンリセット期間又はスタンバイ期間において、モジュール制御チップ10のパワーオン制御出力端子ROからの出力信号RO0がローレベルとされ、パワーオン時又はリスタート時にはモジュール制御チップ10のパワーオン制御出力端子ROからの出力信号RO0がハイレベルにされるものとする。
【0023】
ここで、上記パワーオン制御出力端子ROやパワーオン制御入力端子RIを介して入出力されるパワーオン制御信号が、本発明における制御信号の一例とされる。
【0024】
図2には、図1に示される構成における主要部の動作タイミングが示される。
【0025】
番号11で示すチップ11において、パワーオン制御入力端子RIがハイレベルにされることでパワーオン状態への遷移を認識しチップ11の内部回路を活性化させるチップ11の内部リスタート信号RSTRがハイレベルにされる。また、番号12で示すチップ12においてチップ11の制御出力端子ROと接続されたパワーオン制御入力端子RIがハイレベルにされることでチップ12の内部リスタート信号RSTRがハイレベルにされる。モジュール構成チップ11は、パワーオン制御入力端子RIでハイレベルの信号Rl1を取り込んでから直ぐには出力信号RO1をハイレベルに遷移させない。内部電源の立上げ完了信号またはパワーオンを遅延したレディ信号READYが有効になるまで待つ。これは、モジュール構成チップ11の内部電源立ち上げ活性化を開始し、活性化終了または活性化電流ピークが重複しないに充分な時間を待ってから出力信号RO1をパワーオン状態レベルに遷移させることによって、次段のモジュール構成チップ12との関係で、内部電源立ち上げ活性化期間が重複しないようにするためである。逆にパワーオン制御入力端子RIによって、スタンバイ状態を示すローレベルを受け取った場合には、モジュール構成チップ11の内部電源非活性化を開始するとともに、出力RO1を直ちにスタンバイ状態を示すローレベルに遷移させることによて、次段のモジュール構成チップ12にもスタンバイ状態を示すローレベルを伝播させる。チップ12もチップ11と同様に動作し、パワーオン状態への遷移は遅延されスタンバイ状態への遷移は直ちに次の素子に伝播される。モジュール構成チップ12,13間においても、上記モジュール構成チップ11,12間の関係と同様にタイミング調整される。
【0026】
このように、このデイジーチェーンに直列に接続されているモジュール搭載チップ間でチップ内部電源立ち上げタイミングをずらすことによりチップ内部電源立ち上げ時の消費電流の平均化を行い、多チップ搭載時にも各チップ内部電源立ち上げ時の一時的な消費電流の増大ピークが重畳してモジュール全体での最大消費電流値が増大しないようにすることができる。
【0027】
図3には、上記モジュール構成チップ11〜13における主要部の構成が示される。
【0028】
パワーオン制御入力端子RIに対応するパッド33と、パワーオン制御出力端子ROに対応するパッド34とが設けられる。上記モジュール構成チップ11〜13には、図2に示されるようなタイミング調整回路30が内蔵される。このタイミング調整回路30の入力端子は、パワーオン制御入力端子RIに結合されると共に、ブルダウン抵抗31を介してグランドGNDに結合される。また、タイミング調整回路30の出力端子は、パワーオン制御出力端子ROに結合されると共にプルダウン抵抗32を介してグランドGNDに結合される。
【0029】
上記タイミング調整回路30は、バッファ301、出力端子ROの遷移の間出力を有効に保つための遅延回路302、立ち上がりエッジ遅延回路を構成する遅延回路303、アンド論理304、オア論理305、及びバッファ306を含む。
【0030】
パワーオン制御入力端子RIからの1レベル信号は、バッファ301を介してR1信号としてバッファ306に伝達されると共に、当該チップの内部回路(図示せず)リスタート信号として上記内部回路に伝達され内部回路を活性化させる。モジュール構成チップは内部回路の活性化が終了するとRD2信号を有効レベル(ここでは1レベル)に遷移する。RD2信号はオア論理305を介してOEを有効にするためバッファ306がオン状態となりパワーオン制御入力端子RIの立上り遷移をパワーオン制御出力端子ROに伝播する。
【0031】
一方、バッファ301の出力は、出力バッファの遷移時間中OEを有効に保つための遅延回路302、立上り遷移を遅延して伝達するための立上りエッジ遅延回路を構成する遅延回路303及びアンド論理304を介してRD1信号としてRD2信号と同様にOR論理305に導かれ、バッファ306の出力イネーブル信号OEが形成される。
【0032】
上記の構成の作用を説明する。
【0033】
図4には、図3に示される構成における主要部の動作タイミングが示される。
【0034】
パワーオン制御入力端子RIの立ち上がりを基点としてチップ内部電源リスタート信号RSTRがハイレベルにされる。モジュール構成チップはRSTRが有効になると内部電源の活性化を行い、内部電源レディ信号RD2は、チップの内部電源の立ち上げが完了すると再びレディ状態(ハイレベル)に復帰する。このレディ状態への復帰により、出力イネーブル信号OEがハイレベルにされることによりバッファ17が導通され、それによって、パワーオン制御出力端子ROより、上記パワーオン制御入力端子RIからの立ち上がりエッジが次段のチップに伝播させる。
【0035】
尚、上記パワーオン制御入力端子RIがハイレベルの期間はパワーオン制御出力端子ROもハイレベルを維持する。
【0036】
上記パワーオン制御入力端子RIにおける信号の立ち下がりを基点としてチップ内部電源をスタンバイ状態にさせる。また、上記パワーオン制御入力端子RIにおける信号の立ち下がりは遅延させることなく、パワーオン制御出力端子ROから次のチップに伝播させる。
【0037】
回路ではパワーオン制御入力端子RIがハイレベルの期間+遅延回路の遅延期間分は出力バッファを動作させ、パワーオン制御入力端子RIのハイレベル及び立ち上がり立ち下がりをパワーオン制御出力端子ROに伝播する。パワーオン制御入力端子RIがローレベルの期間はプルダウン回路によりパワーオン制御出力端子ROのローレベルを保持する。特に図示しないがスタンバイ時の消費電流制限が緩い場合には出力バッファ306を常時ONとして、入力にRD1信号とOE信号のアンド論理を挿入して同様の論理を構成し、プルダウン抵抗を省略することも可能であることは言うまでもない。
【0038】
立ち上がりエッジ遅延回路は内部電源レディ信号が正常に動作しない場合などにタイムアウトを設定してパワーオン制御入力端子RI入力をパワーオン制御出力端子ROに伝播させるための回路で通常内部電源立ち上げ期間より長く設定するが、電流立ち上げ時の消費電流ピーク時間が内部電源立ち上げ期間より短い場合には、内部電源立ち上げ期間より短い設定とすることも可能である。その場合には電源レディ信号は必ずしも必要ではない。
【0039】
また、立ち上がりエッジの遅延時間を「0」にしたもの、つまり立ち上がり伝播を遅延させないチップを作ることも可能である。この場合、デイジーチェーンの段数に対して伝播の遅延時間が短くなり、デイジーチェーンに接続されている複数のチップが同時に電源立ち上げを開始するので、直列に接続する同時立ち上げチップ数を消費電流ピーク許容値以下に設定して、遅延を設定したモジュール構成チップを間に挟むことにより複数チップ毎にずれたタイミングで電源を立ち上げるタイミングに設定できる。また、立ち上がりエッジ遅延時間を可変遅延回路としてヒューズやROM等で遅延時間を任意に設定してチップ間の立ち上げスキュー時間を調整することも可能である。
上記例によれば、以下の作用効果を得ることができる。
【0040】
上記例によれば、以下の作用効果を得ることができる。
【0041】
(1)デイジーチェーン接続されたチップ同士のパワーオン時のチップ内部電源活性化時の消費電流ピークが重畳しないように設定することが可能となり、モジュール全体の消費電流ピークが大きくなることを回避することができる。
【0042】
(2)制御信号デイジーチェーンで接続することにより、各チップ毎にパッケージ本体から別々のボンディングワイヤを接続する必要がなく生産性が向上する。
【0043】
次に、上記複数のモジュール構成チップを一つのモジュールに組み込む場合について具体的に説明する。
【0044】
パワーオン制御入力端子RIのパッド54,55,56と、パワーオン制御出力端子ROのパッド57,58,59との形成位置が、上記モジュール構成チップ間で互いに等しい場合を考える。かかる場合において上記複数のモジュール構成チップをデイジーチェーン接続するには、例えば図5に示されるように、チップ間のボンディングワイヤ51,52,53をチップ11〜13に対して斜めになるように接続する。これによりモジュール構成チップ11〜13が図1に示したようなデイジーチェイン接続を構成する。
しかるにチップ11〜13に対して斜めになるようなボンディング51,52,53は、各チップ毎に多数の短ワイア長ボンディングを必要とする上、ボンディング装置に対するチップ載置角度を適宜に変更しなければならず、ボンディング作業が面倒になる。また、チップ11〜13に対して斜めになるようなボンディングワイヤ51,52,53は、各チップのボンディングパッド間を平行に接続するチップ間ボンディングワイヤ(図示せず)に対して経路が交差することがあるため、ワイヤ間隔の確保が難しくなることが考えられる。そのような不都合を回避するには、図6に示されるように、各チップにおいてRIパッド33とROパッド34との間で信号の流れる方向を変更可能にすると良い。
【0045】
すなわち、パッド33からパッド34方向に信号を伝達可能な正方向回路61と、それと逆にパッド34からパッド33方向に信号を伝達可能な逆方向回路62と、上記正方向回路61と上記逆方向回路62とを選択的に活性化可能な入出力方向選択回路63とを設け、この入出力方向選択回路63の制御により、パッド33とパッド34との間で信号の流れる方向の変更を可能にする。上記入出力方向選択回路63により上記正方向回路61が選択的に導通された場合には、パッド33からパッド34方向に信号伝達を行うことができ、上記入出力方向選択回路63により上記逆方向回路62が選択的に導通された場合には、パッド34からパッド33方向に信号伝達を行うことができる。上記入出力方向選択回路63の選択状態は、適宜溶断可能なヒューズ回路や、ボンディングオプションなどによってプログラマブルに設定することができる。
【0046】
ここで、上記正方向回路61と上記逆方向回路62とは、それぞれ基本的には図3におけるタイミング調整回路30と同等の論理に構成され、その場合において、バッファ306のOEを多重構成にして正方向逆方向の選択を可能にするとともにRD1信号を有効な入力端子側から選択する回路を付加することで遅延等の回路を共有可能である。
【0047】
図7には、図6に示される回路構成を採用する場合のボンディング例が示される。
【0048】
図6における回路構成が、図7に示されるモジュール構成チップ11,12,13に適用されるとき、図7におけるモジュール構成チップ11,12,13におけるパッド54,55,56は、図6におけるパッド33に対応し、図7におけるモジュール構成チップ11,12,13におけるパッド57,58,59は、図6におけるパッド34に対応する。
【0049】
複数のモジュール構成チップ11,12,13は、パッド位置が見える程度にずれた状態で重ねられる。偶数番目または奇数番目に位置するチップの端子機能を上記入出力方向選択回路63により逆転させておくことにより、出力用のパッド57の近傍には入力用のパッド58が位置され、出力用のパッド55の近傍には入力用のパッド56が位置される。そこで、出力用のパッド57と入力用のパッド58とをボンディングワイヤ73で接続し、出力用のパッド55と入力用のパッド56とをボンディングワイヤ72で接続することにより、デイジーチェーン接続を行うことができ、その場合のボンディングワイヤは互いに並行となる。このようなボンディングは、図5に示されるボンディングに比べて容易に行うことができる。また、各チップのボンディングパッド間を平行に接続するチップ間ボンディングワイヤ(図示せず)に対して経路が交差しないで済むことから、ワイヤ間隔の確保も容易とされる。
【0050】
図8には、図6に示される回路構成を採用する場合の別のボンディング例が示される。
【0051】
図8に示されるボンディングでは、全ての配線をシリーズではなく、81,82で示されるように分岐させてボンディングすることにより、デイジーチェーンの段数及び各段のチップ数を加減することが可能である。
【0052】
図9には、図6に示される回路構成を採用する場合の別のボンディング例が示される。
【0053】
図6に示される入出力方向選択回路63の選択動作を外部端子の論理状態により制御可能に構成することができる。その場合、図9に示されるように、入出力方向選択回路63の選択動作を決定するための反転選択パッド92,93,94が、それぞれモジュール構成チップ11,12,13に形成される。このように反転選択パッド92,93,94が形成される場合には、それをボンディングオプション用のパッド91に接続するか否かによって、入出力方向選択回路63の選択動作を任意に決定することができる。ボンディングオプション用のパッド91は、例えばグランドレベルとされる。図9に示される例では、ボンディングワイヤ74によって反転選択端子93がボンディングオプション用のパッド91に接続されることによって、モジュール構成チップ12における端子の機能を、他のチップ11,13に対して反転させている。
【0054】
図10には、図6に示される回路構成を採用する場合の別のボンディング例が示される。
【0055】
図10に示される構成では、入出力方向選択回路63の選択動作を決定するための反転選択パッド92,93,94と、非反転選択パッド101,102,103が設けられており、端子の機能を反転させるための設定と、端子の機能を反転させないための設定とを別個に行うようにしている。この例では、反転選択パッド92,93,94が選択的にボンディングオプション用のパッド91−1に結合され、非反転選択パッド101,102,103が選択的にボンディングオプション用のパッド91−2に結合される。
【0056】
図11には、上記タイミング調整回路30の別の構成例が示される。
【0057】
パッド33からの信号出力のための出力バッファ114と、この出力バッファ114の動作を制御するための出力バッファ制御回路115が設けられる。パッド34からの信号出力のための出力バッファ118と、この出力バッファ118の動作を制御するための出力バッファ制御回路117が設けられる。パッド33からの入力信号を取り込むための入力バッファ121と、この入力バッファ121の入力端子側をプルアップするための駆動素子122及びプルアップ抵抗120が設けられる。パッド34からの入力信号を取り込むための入力バッファ124と、この入力バッファ124の入力端子側をプルアップするための駆動素子125及びプルアップ抵抗126が設けられる。そして、上記入力バッファ121,124の出力信号のナンド論理を得るナンドゲート123が設けられ、このナンドゲート123の出力信号によって上記駆動素子122,125の動作が制御されるようになっている。また、上記力バッファ121,124のオア論理がオアゲート116で求められることでリスタート信号RSTRが形成されるようになっている。さらに、上記入力バッファ121の出力信号は出力バッファ制御回路117に供給され、上記入力バッファ124の出力信号は出力バッファ制御回路115に供給されるようになっている。
【0058】
上記出力バッファ制御回路115は、上記入力バッファ124の出力信号と、内部電源レディ信号RD2とに基づいて、出力信号DOや、それを外部出力可能とするため出力イネーブル信号OEを形成し、それを上記出力バッファ114に供給する。上記出力バッファ制御回路117は、上記入力バッファ121の出力信号と、内部電源レディ信号RD2とに基づいて、出力信号DOや、それを外部出力可能とするため出力イネーブル信号OEを形成し、それを上記出力バッファ118に供給する。
【0059】
図12には、上記出力バッファ制御回路115,117の構成例が示される。
【0060】
図12に示されるように上記出力バッファ制御回路115,117は、立ち上がりエッジ検出して遅延する立ち上がりエッジ遅延回路126、ノアゲート123、パルスエッジ検出回路127とを含んで成る。上記立ち上がりエッジ遅延回路126は、入力信号DIを遅延するための遅延回路121と、この遅延回路121の出力信号と入力信号DIとのアンド論理を得るアンドゲート122とを含んで成る。この立ち上がりエッジ遅延回路126の出力信号と内部電源レディ信号RD2とのオア論理がオアゲート123で求められる。このオアゲート123の出力信号は、出力データDOとして出力されるとともに、パルスエッジ検出回路127に伝達される。パルスエッジ検出回路127は、上記オアゲート123の出力信号のパルスエッジを検出する機能を有し、上記ノアゲート123の出力信号を遅延するための遅延回路124と、この遅延回路124の出力信号と上記ノアゲート123の出力との排他的論理和を得るためのゲート125とを含んで成る。このパルスエッジ検出回路127の出力信号は出力イネーブル信号OEとされる。
【0061】
上記の構成において、パッド33のハイレベルは、プルアップ抵抗120とプルダウン抵抗31との抵抗比により維持され、パッド34のハイレベルは、プルアップ抵抗126とプルダウン抵抗32との抵抗比により維持される。
【0062】
パッド33が他チップの駆動によりローレベルに遷移した場合、直ちにパルスエッジ検出回路127内の遅延回路124の遅延時間分だけ、出力バッファ117を駆動してローレベルをパッド34に伝播させると共に、駆動素子125をオフさせて、プルアップ抵抗126の関与を排除する。このパッド34の立ち下がり遷移は、出力バッファ114を介してパッド33を一定期間ローレベルに駆動することになるが、駆動方向が他チップからの入力と同じローレベルであるため、何等不都合を生じない。
【0063】
両パッド33,34がローレベルの場合において、パッド33が他チップの駆動によりハイレベルに遷移した場合、それが立ち上がりエッジ遅延回路126で所定の時間遅延されてから出力バッファ118を介して一定時間パッド34をハイレベルに駆動すると共に、駆動素子125を導通させることでプルアップ抵抗126を関与させ、出力バッファ118の駆動力が無くなってからもパッド34の電位をハイレベルに保持する。このパッド34の立上がり遷移は、出力バッファ114を介してパッド33を一定期間ハイレベルに駆動するが、駆動方向が他チップからの入力と同じハイレベルのため、何等不都合を生じない。
【0064】
入力端子がパッド34とされた場合、つまり、パッド34に入力信号が与えられた場合には、上記と逆方向に信号が伝播する。また、電源投入時のノード状態が許せば両端子のプルアップ時にはプルダウン抵抗の関与を排除させる回路を付加したり、また伝送線路が長い場合に出力バッファの駆動力をダンピングする回路を付加できる。
【0065】
上記の構成によれば、パッド33,34に、信号入力用と信号出力用との双方の機能を持たせることができるので、換言すれば、パッド33,34をそれぞれ入出力兼用パッドとすることができるので、複数のモジュール構成チップ11,12,13間のデイジーチェーン接続においては、パッド33,34の入出力方向を区別する必要がなくなるため、ボンディングオプションが不要となり、または内部にヒューズ等の記憶素子が不要となるため各チップを区別しなくてよくなりボンディングや組立て工程の簡素化を図ることができる。
【0066】
以上本発明者によってなされた発明を具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【0067】
以上の説明では主として本発明者によってなされた発明をその背景となった利用分野であるメモリモジュールに適用した場合について説明したが、本発明はそれに限定されるものではなく、各種半導体集積回路装置に広く適用することができる。
【0068】
本発明は、少なくとも、複数の半導体チップを含むことを条件に適用することができる。
【図面の簡単な説明】
【0069】
【図1】本発明にかかる半導体集積回路装置の一例とされるメモリモジュールの構成例ブロック図である。
【図2】図1に示される構成における主要部の動作タイミング図である。
【図3】上記メモリモジュールに含まれる上記モジュール構成チップにおける主要部の構成例回路図である。
【図4】図3に示される回路構成における主要部の動作タイミング図である。
【図5】複数のチップ間のボンディングにつての説明図である。
【図6】上記メモリモジュールに含まれる上記モジュール構成チップにおける主要部の別の構成例ブロック図である。
【図7】図6に示される回路構成を採用する場合のボンディング例の説明図である。
【図8】図6に示される回路構成を採用する場合のボンディング例の別の説明図である。
【図9】図6に示される回路構成を採用する場合のボンディング例の別の説明図である。
【図10】図6に示される回路構成を採用する場合のボンディング例の別の説明図である。
【図11】上記メモリモジュールに含まれる上記モジュール構成チップにおける主要部の別の構成例回路図である。
【図12】図11における主要部の構成例回路図である。
【符号の説明】
【0070】
1 メモリモジュール
10 モジュール制御チップ
11〜13 モジュール構成メモリチップ
30 タイミング調整回路
33,34 パッド
61 正方向回路
62 逆方向回路
63 入出力方向選択回路
【特許請求の範囲】
【請求項1】
それぞれ制御信号により内部回路の活性・非活性化が可能とされる複数の半導体チップを含む半導体集積回路装置であって、
上記複数の半導体チップは、上記制御信号を伝搬可能な配線によってデイジーチェーン接続され、且つ、上記複数の半導体チップのそれぞれは、取り込まれた上記制御信号に対応する処理タイミングを上記複数の半導体チップ間でずらすためのタイミング調整回路を含んで成ることを特徴とする半導体集積回路装置。
【請求項2】
上記半導体チップは、第1端子と第2端子とを含み、上記第1端子及び上記第2端子の一方が上記制御信号の入力用とされるとき、他方は上記制御信号の出力用とされる請求項1記載の半導体集積回路装置。
【請求項3】
有効状態にされることで上記第1端子から上記第2端子方向への信号伝達を可能とする正方向回路と、有効状態にされることで上記第2端子から上記第1端子方向への信号伝達を可能とする逆方向回路と、上記正方向回路と上記逆方向回路とを選択的に有効状態に制御可能な選択回路と、を含み、
上記正方向回路と上記逆方向回路とはそれぞれ上記タイミング調整回路を含んで成る請求項2記載の半導体集積回路装置。
【請求項4】
ボンディングにより上記選択回路の選択状態を決定可能な選択端子を含む請求項3記載の半導体集積回路装置。
【請求項5】
上記入力端子と出力端子に接続される入力信号のアクティブ極性への偏移を自律的に判断して、上記第1端子からのアクティブ極性への遷移を検知した場合には第1端子から第2端子の方向に信号を伝達し、上記第2端子からのアクティブ極性への遷移を検知した場合には第2端子から第1端子の方向に信号を伝達するようにする制御論理を含む請求項1記載の半導体集積回路装置。
【請求項6】
上記複数の半導体チップが積層され、積層される半導体チップ毎に上記第1端子と上記第2端子との入出力関係が異なる請求項2記載の半導体集積回路装置。
【請求項7】
上記第1端子と上記第2端子間の遅延は、チップ内部信号から当初の目的を果たすように調節可能とされた請求項1記載の半導体集積回路装置。
【請求項1】
それぞれ制御信号により内部回路の活性・非活性化が可能とされる複数の半導体チップを含む半導体集積回路装置であって、
上記複数の半導体チップは、上記制御信号を伝搬可能な配線によってデイジーチェーン接続され、且つ、上記複数の半導体チップのそれぞれは、取り込まれた上記制御信号に対応する処理タイミングを上記複数の半導体チップ間でずらすためのタイミング調整回路を含んで成ることを特徴とする半導体集積回路装置。
【請求項2】
上記半導体チップは、第1端子と第2端子とを含み、上記第1端子及び上記第2端子の一方が上記制御信号の入力用とされるとき、他方は上記制御信号の出力用とされる請求項1記載の半導体集積回路装置。
【請求項3】
有効状態にされることで上記第1端子から上記第2端子方向への信号伝達を可能とする正方向回路と、有効状態にされることで上記第2端子から上記第1端子方向への信号伝達を可能とする逆方向回路と、上記正方向回路と上記逆方向回路とを選択的に有効状態に制御可能な選択回路と、を含み、
上記正方向回路と上記逆方向回路とはそれぞれ上記タイミング調整回路を含んで成る請求項2記載の半導体集積回路装置。
【請求項4】
ボンディングにより上記選択回路の選択状態を決定可能な選択端子を含む請求項3記載の半導体集積回路装置。
【請求項5】
上記入力端子と出力端子に接続される入力信号のアクティブ極性への偏移を自律的に判断して、上記第1端子からのアクティブ極性への遷移を検知した場合には第1端子から第2端子の方向に信号を伝達し、上記第2端子からのアクティブ極性への遷移を検知した場合には第2端子から第1端子の方向に信号を伝達するようにする制御論理を含む請求項1記載の半導体集積回路装置。
【請求項6】
上記複数の半導体チップが積層され、積層される半導体チップ毎に上記第1端子と上記第2端子との入出力関係が異なる請求項2記載の半導体集積回路装置。
【請求項7】
上記第1端子と上記第2端子間の遅延は、チップ内部信号から当初の目的を果たすように調節可能とされた請求項1記載の半導体集積回路装置。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2007−164822(P2007−164822A)
【公開日】平成19年6月28日(2007.6.28)
【国際特許分類】
【出願番号】特願2005−355553(P2005−355553)
【出願日】平成17年12月9日(2005.12.9)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【Fターム(参考)】
【公開日】平成19年6月28日(2007.6.28)
【国際特許分類】
【出願日】平成17年12月9日(2005.12.9)
【出願人】(503121103)株式会社ルネサステクノロジ (4,790)
【Fターム(参考)】
[ Back to top ]