【課題】逆回復電流に起因するスイッチング損失を減少することができ、発熱損失を減少することができ、小型化を実現することができる電力用半導体装置を提供する。
【解決手段】電力用半導体装置１において、カスコード素子２０の電力用半導体スイッチング素子２１のソース領域と負極端子１１との間に複数直列接続された第１の金属絶縁膜半導体型電界効果トランジスタ２２及び第２の金属絶縁膜半導体型電界効果トランジスタ２３を備え、カスコード素子２０に対して電気的に並列に高速ダイオード３０を備える。電力用半導体スイッチング素子２１はノーマリーオン型であり、第１の金属絶縁膜半導体型電界効果トランジスタ２２及び第２の金属絶縁膜半導体型電界効果トランジスタ２３はノーマリーオフ型である。 （もっと読む）

高閾値を有する第１導電型トランジスタおよび低閾値を有する第２導電型トランジスタは、電源電圧が供給される第１実電源線と、低閾値を有するトランジスタで構成される回路ブロックの電源端子に接続される仮想電源線との間に直列に接続されている。第１および第２導電型トランジスタは、互いに逆の極性を有している。電源制御回路は、第１および第２導電型トランジスタを、回路ブロックの動作中にオンさせるとともに、回路ブロックの非動作中にオフさせる。高閾値を有する第１導電型トランジスタに低閾値を有する第２導電型トランジスタを直列に接続することで、第１および第２導電型トランジスタのオン抵抗の増加を最小限にするとともに、オフ抵抗を増加させることができる。このため、第１および第２導電型トランジスタのサブスレッショルド電流を抑制できる。この結果、半導体集積回路のスタンバイ期間の消費電力を削減できる。
（もっと読む）

【課題】 バラスト抵抗を用いることなく、トランジスタの熱暴走を防止することができるトランジスタ半導体装置を提供する。
【解決手段】 同一の半導体基板上に配置されている、アンプ回路１０のトランジスタＴｒ１とバイアス回路２０のダイオードＤ１及びダイオードＤ２とを、熱伝導の良好な金属材料等によって形成される熱伝導配線３０で覆う。この熱伝導配線３０により、トランジスタＴｒ１で生じる温度上昇を速やかにダイオードＤ１及びダイオードＤ２に伝達することができる。ダイオードＤ１及びダイオードＤ２は、トランジスタＴｒ１の温度を下げる方向に動作するため、トランジスタＴｒ１の熱暴走を防止することができる。 （もっと読む）

【課題】半導体装置の放熱性を向上させ、素子で生じた熱が特定の回路に伝達され難くする。
【解決手段】半導体装置は、第１素子分離絶縁膜４１と、それにより熱伝導率の低い第２素子分離絶縁膜４２とを備えている。熱の伝達を抑制したいＭＯＳトランジスタＴ１とＭＯＳトランジスタＴ２との間には、熱伝導率の低い第２素子分離絶縁膜４２を配設し、それ以外の素子間には第１素子分離絶縁膜４１を配設する。 （もっと読む）

【課題】 薄膜キャパシタ、その製造方法、及び、半導体装置に関し、インターポーザ構造やフレキシブルなフィルム状キャパシタを採用することなく、半導体集積回路素子とデカップリングキャパシタを最短距離で実装するとともに、接続信頼性を向上する。
【解決手段】 半導体集積回路素子１１を実装し電気的に接続するパッケージ基板９に設けたはんだバンプ１０位置に対応する部分をくり貫いた貫通孔８を有する支持基板２上に設けるキャパシタを誘電体層４と、誘電体層４を挟持する上部電極５及び下部電極３によって構成するとともに、上部電極５及び下部電極３と電気的に接続されるとともに、はんだバンプ１０の一部と電気的に接続される配線層７を上部電極５及び下部電極３と異なる材料で構成する。 （もっと読む）

本発明は一般に強誘電体膜を有する装置に係り、特にシリコン基板上にエピタキシャル成長した強誘電体を有する半導体装置に関する。
本発明は、（１１１）配向した基板と、前記基板上に形成された（００１）配向のペロブスカイト構造を有するエピタキシャル膜と、前記エピタキシャル膜上に形成された電極とを含む容量素子であり、ペロブスカイト型エピタキシャル膜の成膜方法は、（１１１）配向を有する基板上に（００１）配向を有する岩塩構造の金属酸化物膜をエピタキシャルに成長し、前記金属酸化物膜上に（００１）配向を有しペロブスカイト構造を有する金属酸化物膜をさらにエピタキシャルに成長する工程を含む。
本発明により、強誘電体メモリやＳＡＷフィルタ、強誘電体アクチュエータなどの様々な機能素子を形成することが可能になる。
（もっと読む）

【課題】 チップ面積の縮小化等を可能とするＩ／Ｏセル等を提供する。
【解決手段】 Ｉ／Ｏセル６_１は、第１保護素子サブブロック１１、第２保護素子サブブロック１２、第１駆動素子サブブロック１３、第２駆動素子サブブロック１４、第１制御素子サブブロック１５、及び、第２制御素子サブブロック１６を含んでいる。第１駆動素子サブブロック１３、第１保護素子サブブロック１１、第２保護素子サブブロック１２、及び、第２駆動素子サブブロック１４は、第１の方向に沿って配列されている。第１制御素子サブブロック１５は、第１の方向と交差する第２の方向において第１保護素子サブブロック１１に隣接するように配置され、第２制御素子サブブロック１６は、第２の方向において第２保護素子サブブロック１２に隣接するように配置されている。 （もっと読む）

論理回路ＬＣを備える電子装置が提供される。論理回路ＬＣは、少なくとも一の電子ユニットＥＵ、特に一の論理ゲートを有する。電子ユニットＥＵは、論理演算を実行する第１電子的構成要素ＥＣ１；及び、論理回路ＬＣのソフトエラー感度を改善するための少なくとも一の第２電子的構成要素ＥＣ２を有する。第１及び第２電子的構成要素ＥＣ１，ＥＣ２は実質的に同一の論理機能を備えて実装される。第２電子的構成要素ＥＣ２は重複である。加えて、第１及び第２電子的構成要素ＥＣ１，ＥＣ２の入力はそれぞれ結合され、第１及び第２電子的構成要素ＥＣ１，ＥＣ２の出力はそれぞれ結合される。
（もっと読む）

【課題】半導体装置の組立製造時に発生する当該半導体装置に対する内部および外部応力による半導体装置の電気特性劣化箇所およびモードを検出することができ、さらに半導体装置製造直後の電気特性劣化を検出する。
【解決手段】電極パッド１の最上層の直下に、ＳｉＮ材で構成された層間絶縁膜３を介して抵抗配線４，６を設け、この抵抗配線４，６を断面方向に対して数層に渡って設ける。各抵抗配線４，６は、その幅および長さを電極パッド１内の一定範囲ごとに変化させ、かつ配線抵抗値の差を各配線にもたせておく。これにより回路構成の端子に電流および電圧を印加すると、電極パッド１直下の特定の範囲において、配線の断線、あるいは異なる抵抗値を有する配線間におけるショート、あるいは電極パッドと配線間にリークが発生した場合に、回路全体の抵抗値変動が発生する。これを検出することにより、半導体装置の電気特性劣化箇所などを検出することができる。 （もっと読む）

【課題】 電圧入力端子を持つ電気回路を過大電圧から保護するにあたり、過大電圧を確実に接地する一方において正常電圧を接地してしまわないようにする。
【解決手段】 トランジスタのコレクタを電圧入力端子に接続し、エミッタを接地する。またベースは抵抗を介して接地する。その抵抗は可変抵抗であり、電圧入力端子の電圧が高いほど抵抗値が高くなる特性のものを利用する。
電圧入力端子に入力する電圧が過大に上昇する場合には、抵抗値が増大してブレークダウン電圧が低下する。電圧入力端子に入力する電圧が過大に上昇するまえにトランジスタがブレークダウンし、電圧入力端子に入力する最大電圧を低く抑えることができる。電圧入力端子に入力する電圧が適正電圧である場合には、抵抗値が減少してブレークダウン電圧が上昇する。電圧入力端子に適正電圧が入力する限り、電気回路は適正に動作する。 （もっと読む）