【課題】縦型ＭＯＳトランジスタの小型化、それに伴い増加する寄生抵抗、寄生容量の低減。
【解決手段】基板と、基板上の絶縁膜と、基板上の絶縁膜上に形成された平面状半導体層と、平面状半導体層に形成される第１のドレイン／ソース領域、平面状半導体層上に形成される柱状半導体層、柱状半導体層上部に形成される第２のソース／ドレイン領域、及び柱状半導体層の側壁を包囲するように絶縁膜を介して形成されるゲート電極を含む第１及び第２のＭＯＳトランジスタとを備える半導体装置において、第１又は第２のＭＯＳトランジスタの第２のソース／ドレイン領域の上面の面積は、第１又は第２のＭＯＳトランジスタの柱状半導体層のそれぞれの上面の面積よりも大きく、第１のＭＯＳトランジスタの第１のドレイン／ソース領域の表面の少なくとも一部と第２のＭＯＳトランジスタの第１のドレイン／ソース領域の表面の少なくとも一部とを接続するシリサイド層が形成される。 （もっと読む）

【課題】ゲルマニウム層に浅いｎ型不純物拡散領域を形成可能とした半導体装置を提供する。
【解決手段】ゲルマニウムを主成分とするｐ型半導体と、前記ｐ型半導体の表面に選択的に設けられた一対のｎ型不純物拡散領域と、前記一対のｎ型不純物拡散領域により挟まれた前記ｐ型半導体の上に設けられたゲート絶縁層と、前記ゲート絶縁層の上に設けられたゲート電極と、を備え、前記ｎ型不純物拡散領域の少なくとも一部は、シリコン及び炭素から選択された少なくともいずれかの添加元素を含有していることを特徴とする半導体装置が提供される。 （もっと読む）

【課題】縦型ＭＯＳトランジスタの小型化、及びそれに伴って増加する寄生抵抗、寄生容量を低減すること。
【解決手段】基板と、基板上の絶縁膜と、基板上の絶縁膜上に形成された平面状半導体層と、平面状半導体層に形成されるドレイン又はソース領域、平面状半導体層上に形成される柱状半導体層、柱状半導体層上部に形成されるソース又はドレイン領域、及び柱状半導体層の側壁を包囲するように絶縁膜を介して形成されるゲート電極を含む第１及び第２のＭＯＳトランジスタとを備える半導体装置において、第１のＭＯＳトランジスタの平面状半導体層に形成されるドレイン又はソース領域の表面の少なくとも一部と第２のＭＯＳトランジスタの平面状半導体層に形成されるドレイン又はソース領域の表面の少なくとも一部とを接続するシリサイド層が形成されている。 （もっと読む）

【課題】ＳＧＯＩ（１１０）基板上のｐ、ｎ両領域で高移動度の半導体装置を実現する。
【解決手段】Ｓｉ_1-xＧｅ_x（０．２５≦ｘ≦０．９０）の（１１０）面を表面に有する半導体基板（１，２，３）と、（１１０）面上に形成されたｎ及びｐチャネル型ＭＩＳＦＥＴとを具備し、両ＭＩＳＦＥＴは、［−１１０］方向が［００１］方向より長い線状で、（３１１）若しくは（１１１）面のファセットを有する活性領域（５，６）を有し、活性領域の［−１１０］方向に、ソース領域・チャネル領域・ドレイン領域が形成され、ｎチャネル型ＭＩＳＦＥＴのチャネル領域（５_C）はＳｉで形成され、ｐチャネル型ＭＩＳＦＥＴのチャネル領域（６_C）はＳｉ_1-yＧｅ_y（ｘ＜ｙ≦１）で形成され、両ＭＩＳＦＥＴのチャネル領域は、活性領域の［−１１０］方向に、一軸圧縮ひずみを有する。 （もっと読む）

【課題】強度の低下を抑制しつつ、オン抵抗を低減することが可能な半導体装置およびその製造方法を提供する。
【解決手段】ＳＢＤ１は、ＳｉＣ基板１０と、ＳｉＣ基板１０の一方の主面１０Ａ上に形成されたｎ−ＳｉＣ層２０とを備えている。ＳｉＣ基板１０の、一方の主面１０Ａとは反対側の主面である他方の主面１０Ｂには複数の凹部１１が形成されている。そして、凹部１１には、ＳｉＣ基板１０を構成するＳｉＣよりも電気伝導率の高い高伝導率材料が充填されている。 （もっと読む）

【課題】互いに導電型の同じＭＩＳトランジスタを備えた半導体装置において、互いに閾値電圧の異なるＭＩＳトランジスタを精度良く且つ高性能に実現する。
【解決手段】第１のＭＩＳトランジスタＬＴｒは、第１の活性領域１ａに形成された第１のチャネル領域３ａと、第１のチャネル領域上に形成された高誘電率絶縁膜からなる第１のゲート絶縁膜４ａと、第１のゲート絶縁膜上に接する第１の導電部１２ａと、第２の導電部１３ａとを有する第１のゲート電極２０Ａとを備え、第２のＭＩＳトランジスタＨＴｒは、第２の活性領域１ｂに形成された第２のチャネル領域３ｂと、第２のチャネル領域上に形成された高誘電率絶縁膜からなる第２のゲート絶縁膜４ｂと、第２のゲート絶縁膜上に接する第３の導電部１２ｂと、第４の導電部１３ｂとを有する第２のゲート電極２０Ｂとを備え、第３の導電部は、第１の導電部よりも薄い膜厚で且つ第１の導電部と同じ組成材料からなる。 （もっと読む）

【課題】半導体層にゲルマニウムを添加した際、ゲート絶縁膜のリークによるTFT特性劣化を抑制する。
【解決手段】非晶質シリコンの固相成長の低温化を図るため、TFT３３の半導体層３５にゲルマニウムを添加し、かつゲート絶縁膜２０bのゲートリーク電流を抑えるため、窒化物を主成分とするゲート絶縁膜２０bを用いる。 （もっと読む）

【課題】有機半導体膜を用いた薄膜トランジスタの特性の向上を図る。
【解決手段】本発明に係る半導体装置は、基板の上方に、対向して配置されたソース電極(7s)およびドレイン電極(7d)と、ソース電極およびドレイン電極間に配置された有機半導体膜(5)と、有機半導体膜の第１面又は前記第１面と逆側の第２面上にゲート絶縁膜(9)を介して形成されたゲート電極(11)と、を有し、ゲート電極は、ソース電極およびドレイン電極間と、有機半導体膜とが重なるチャネル領域に、開口部(11a)を有する。かかる構成によれば、上記開口部を介して光が入射し、チャネル領域にトラップされたキャリア（電子又はホール）をデトラップすることができる。よって、薄膜トランジスタの特性劣化を低減できる。 （もっと読む）

【課題】ゲート絶縁膜上に密着性良好な金属単層膜から成るソース／ドレイン電極を確実に形成し得る電界効果型トランジスタの製造方法を提供する。
【解決手段】電界効果型トランジスタの製造方法は、（Ａ）基体１１の表面にシランカップリング処理を施す工程と、（Ｂ）シランカップリング処理された基体１１上にゲート電極１２を形成する工程と、（Ｃ）ゲート電極１２上にゲート絶縁膜１３を形成する工程と、（Ｄ）ゲート絶縁膜１３の表面にシランカップリング処理を施す工程と、（Ｅ）シランカップリング処理されたゲート絶縁膜１３上に、金属単層膜から成るソース／ドレイン電極１４を形成する工程と、（Ｆ）ソース／ドレイン電極１４間のゲート絶縁膜１３上に、半導体材料層から成るチャネル形成領域１５を形成する工程から成る。 （もっと読む）

【課題】シェアードコンタクトと不純物拡散領域との接触抵抗を小さくする。
【解決手段】半導体基板３０１上に、ゲート絶縁膜３１２を介して形成された第１のゲート電極３１０と、ゲート絶縁膜３２２を介して形成された第２のゲート電極３２０と、第１および第２のゲート電極３１０および３２０の間の半導体基板３０１表面に形成された不純物拡散領域と、第２のゲート電極３２０と不純物拡散領域との間を接続するシェアードコンタクト２２４とを備える半導体記憶装置において、シェアードコンタクト２２４は、セルフアラインコンタクト手法による開口と、第２のゲート電極３２０と接続を取るための開口とにより形成される。このセルフアラインコンタクト手法を用いることで、シェアードコンタクト２２４と不純物拡散領域との接触面積が最大限確保され、接触抵抗が低減される。 （もっと読む）