【課題】ＳＯＩ基板にＬＮＡ回路を形成した場合や、バルクＣＭＯＳプロセスを用いてＬＮＡ回路を形成した場合に、ＮＦの劣化の回避と高い線形性の達成とを実現することが可能なＣＭＯＳ集積回路を提供する。
【解決手段】ゲート電極に信号入力端子が、ドレイン電極に電源端子が、ソース電極に接地端子がそれぞれ接続された電界効果トランジスタを備え、前記電界効果トランジスタはＳＯＩ（Ｓｉｌｉｃｏｎ−Ｏｎ−Ｉｎｓｕｌａｔｏｒ）基板上に形成し、ボディ電位と、ソース電位以下の電位との間を、抵抗素子で接続することを特徴とする、ＣＭＯＳ集積回路が提供される。かかるＣＭＯＳ集積回路を用いることで、ＮＦの劣化の回避と高い線形性の達成とを実現することが可能となる。 （もっと読む）

【課題】ノイズフィギュアの劣化を抑制しつつ、過入力信号を調整可能な上限電圧および下限電圧の範囲内に制限する。
【解決手段】入力トランジスタと、第１端が前記入力トランジスタのゲートに接続され、第２端がバイアス電圧に接続される抵抗素子と、前記入力トランジスタのゲートに接続され、前記入力トランジスタのゲートへの入力を、前記バイアス電圧を基準とする（調整可能な）上限電圧および下限電圧の範囲内に制限する保護回路と、を備える、増幅回路。 （もっと読む）

【課題】高利得、及び低電流消費と共に、非常に高い三次入力インターセプトポイント（ＩＩＰ３）を有するＬＮＡを提供する。
【解決手段】ＬＮＡ２２２は、メイン電界効果トランジスタ（ＦＥＴ）３０２、キャンセルＦＥＴ３０４、第１ソース・ディジェネレーション・インダクタ３０６、第２ソース・ディジェネレーション・インダクタ３０８、カスコード・トランジスタ３１０、及びＬＮＡ負荷３１２を含む。ＬＮＡ負荷３１２は、並列に結合されたインダクタ３１４及びキャパシタ３１６を含むＬＣタンク回路である。 （もっと読む）

【課題】低ノイズ係数（ＮＦ）、高利得、及び低電流消費と共に、非常に高い三次入力インターセプトポイント（ＩＩＰ３）を有する低ノイズ増幅器（ＬＮＡ）を提供する。
【解決手段】修正された微分重ね合わせ（ＤＳ）低ノイズ増幅器（ＬＮＡ）２２２は、メイン電流経路３２０とキャンセル電流経路３２２を含む。キャンセル経路の三次歪みは、メイン経路の三次歪みをキャンセルするために使用される。新規な一側面では、分離されたソース・ディジェネレーション・インダクタ３０６，３０８が、２つの電流経路の各々につきあり、これにより他方の電流経路に影響を与えることなく、一方の電流経路の調整を容易にする。第３の新規な側面では、キャンセル電流経路及び／またはデブースト電流経路がプログラマブルにディセーブルとされて、高線形性を求めない動作モードにおいて電力消費を低減し、ノイズ量を改善する。 （もっと読む）

【課題】ドレインアイドル電流のドリフトを直接補償すること。
【解決手段】入力信号が入力するゲートと、出力信号が出力するドレインとを有するＦＥＴを含む電子回路の制御方法であって、前記ＦＥＴのゲートに前記入力信号が入力してからの時間ｔ経過後における前記入力信号ｘ（ｔ）に対応するドレインアイドル電流の変化量ΔＩｄｑ（ｔ）を算出するステップＳ１０と、前記変化量ΔＩｄｑ（ｔ）を補償するためのゲートバイアス電圧Ｖｇを算出するステップＳ１２と、前記ゲートバイアス電圧を前記ＦＥＴのゲートに印加するステップＳ１４と、を含むことを特徴とする電子回路の制御方法。 （もっと読む）

【課題】歪の発生を少なくする。
【解決手段】入力信号（ＩＮ）を受ける初段増幅回路（ＰＲＥＡ）と、ゲートに初段増幅回路（ＰＲＥＡ）の出力信号を受けるソース接地の第１のトランジスタ（Ｔｒ１）と、ソースを第１のトランジスタ（Ｔｒ１）のドレインに接続し、ドレインから出力信号（ＯＵＴ）を送出すると共にドレインに対して電源供給がなされるゲート接地の第２のトランジスタ（Ｔｒ２）と、初段増幅回路（ＰＲＥＡ）の電源端と第２のトランジスタ（Ｔｒ２）のソースとの間に介在する第１のインピーダンス回路（Ｚ１）と、を備える。第１のインピーダンス回路（Ｚ１）は、直流を通過させると共に、所定の周波数帯域において所定のインピーダンス以上となるように構成された回路である。 （もっと読む）

【課題】 不要パルスの発生が抑制された信号変換回路およびそれを用いた増幅回路，送信装置，通信装置を提供する。
【解決手段】 第１信号Ｓ１がソース端子に、第２信号Ｓ２がゲート端子に入力されるトランジスタ７と、第１信号Ｓ１と第２信号Ｓ２とが入力されて、第１信号Ｓ１と第２信号Ｓ２との位相差の情報を有する第３信号Ｓ３を出力する第１回路５と、第１信号Ｓ１と第３信号Ｓ３とが入力されて、第１信号Ｓ１の位相を所定の値だけシフトさせた位相を有する信号に、第１信号Ｓ１と第２信号Ｓ２との位相差に応じてバイアス電圧を加えた信号である第４信号Ｓ４を出力する第２回路６と、ソース端子がトランジスタ７のドレイン端子に接続されているとともにゲート端子に第４信号Ｓ４が入力されて、第１信号Ｓ１と第２信号Ｓ２との位相差に応じてデューティ比が変化する第５信号Ｓ５をドレイン端子から出力するトランジスタ９とを有する信号変換回路とする。 （もっと読む）

【課題】安定化を図りながらソース接地ＦＥＴ素子が本来持つ最大有能利得を十分に生かせる高周波増幅器を提供する。
【解決手段】高周波増幅器は、ソース端子が接地される増幅用ソース接地ＦＥＴ素子と、増幅用ＦＥＴ素子のゲート端子に接続され、増幅用ソース接地ＦＥＴ素子のドレイン端子の印加電圧が増えるに応じてインピーダンスが高くなるように変化する安定化回路と、を備える。安定化回路は、例えば、増幅用ソース接地ＦＥＴ素子のゲート端子に接続するコンデンサと、コンデンサにドレイン端子が接続し、ゲート端子が接地し、ソース端子が増幅用ＦＥＴ素子のドレイン端子に接続するインピーダンス調整用ＦＥＴ素子と、インピーダンス調整用ＦＥＴ素子のソース端子に接続され、接地される抵抗と、この抵抗に接続し、接地されるコンデンサと、を備える。 （もっと読む）

【課題】主信号の変調帯域と相互変調積の周波数範囲外となる周波数では高インピーダンスでスプリアス低減効果のある電力増幅装置を提供する。
【解決手段】実施形態によれば、入力信号を第１信号及び第２信号を含む伝送信号に電力増幅するＦＥＴ１０３と、ＦＥＴ１０３から出力される伝送信号のインダクタ成分を低減する第１のデカップリング素子１０４と、ＦＥＴ１０３に対し駆動電力を供給する電源回路２００と、電源回路２００に対しＦＥＴの出力端子１０６から出力されるＲＦ成分をカットする第２のデカップリング素子３００と、第１のデカップリング素子１０４と第２のデカップリング素子３００との間に接続され、第１信号の変調帯域とＦＥＴの出力信号における相互変調積の周波数領域では所定の第１インピーダンスで、第１信号の変調帯域と相互変調積の周波数領域外では第２インピーダンスを有するフィルタ４００とを備える。 （もっと読む）