高周波増幅器
【課題】安定化を図りながらソース接地ＦＥＴ素子が本来持つ最大有能利得を十分に生かせる高周波増幅器を提供する。
【解決手段】高周波増幅器は、ソース端子が接地される増幅用ソース接地ＦＥＴ素子と、増幅用ＦＥＴ素子のゲート端子に接続され、増幅用ソース接地ＦＥＴ素子のドレイン端子の印加電圧が増えるに応じてインピーダンスが高くなるように変化する安定化回路と、を備える。安定化回路は、例えば、増幅用ソース接地ＦＥＴ素子のゲート端子に接続するコンデンサと、コンデンサにドレイン端子が接続し、ゲート端子が接地し、ソース端子が増幅用ＦＥＴ素子のドレイン端子に接続するインピーダンス調整用ＦＥＴ素子と、インピーダンス調整用ＦＥＴ素子のソース端子に接続され、接地される抵抗と、この抵抗に接続し、接地されるコンデンサと、を備える。
【解決手段】高周波増幅器は、ソース端子が接地される増幅用ソース接地ＦＥＴ素子と、増幅用ＦＥＴ素子のゲート端子に接続され、増幅用ソース接地ＦＥＴ素子のドレイン端子の印加電圧が増えるに応じてインピーダンスが高くなるように変化する安定化回路と、を備える。安定化回路は、例えば、増幅用ソース接地ＦＥＴ素子のゲート端子に接続するコンデンサと、コンデンサにドレイン端子が接続し、ゲート端子が接地し、ソース端子が増幅用ＦＥＴ素子のドレイン端子に接続するインピーダンス調整用ＦＥＴ素子と、インピーダンス調整用ＦＥＴ素子のソース端子に接続され、接地される抵抗と、この抵抗に接続し、接地されるコンデンサと、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は高周波増幅器に関する。
【背景技術】
【０００２】
高周波増幅器に用いられるソース接地ＦＥＴ素子（電界効果トランジスタ）は信号が入力されるゲート端子と信号が出力されるドレイン端子間に容量を持つ。この容量により、高周波信号が帰還し発振することがある。
【０００３】
ソース接地ＦＥＴ素子の出力インピーダンスは動作電圧より低いドレイン電圧が印加される場合に大きな負性抵抗特性をもつ。印加されるドレイン電圧が０Ｖから徐々に立ち上がる場合にはソース接地ＦＥＴ素子の自己発熱により負性抵抗特性が抑えられ、発振が起こりにくいが、高速で立ち上げるとソース接地ＦＥＴ素子が発熱する前に発振が起こる。そこで、発振を抑える安定化回路が高周波増幅器に付加されることがある。
【０００４】
図４は、従来技術における安定化回路を具備する高周波増幅器を示す図である。図４に示すように、従来技術の高周波増幅器においては、抵抗とコンデンサを含み接地される安定化回路４０２がＦＥＴ素子４０１のゲート端子に接続される。
【０００５】
この抵抗は、ソース接地ＦＥＴ素子に印加されるドレイン電圧が０Ｖから動作電圧、例えば１０Ｖまで立ち上がるとき、低電圧部分の不安定化を考慮して選択される。
【０００６】
図５は、従来技術における低電圧と動作電圧との利得の差を示すグラフである。縦軸は最大有能利得、横軸は周波数、グラフ５０１は２Ｖの場合を、グラフ５０２は動作電圧である１０Ｖである場合を示す。
【０００７】
図６は、従来技術における低電圧と動作電圧とのスタビリティファクタの差を示すグラフである。縦軸はスタビリティファクタ、横軸は周波数、グラフ６０２は２Ｖの場合を、グラフ６０１は動作電圧である１０Ｖである場合を示す。
【０００８】
図６に示すように、低電圧である２Ｖにおいてスタビリティファクタが１を超えるように抵抗を選択すると、図５に示すように、動作電圧では最大有能利得が２Ｖの場合より低下する。
【０００９】
すなわち、従来の安定化回路では安定化を図るために利得が犠牲になっている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００６−３１９５６９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
従って、安定化を図りながらソース接地ＦＥＴ素子が本来持つ最大有能利得を十分に生かせる高周波増幅器が求められている。
【課題を解決するための手段】
【００１２】
上記の課題を解決するために、本発明の一実施形態は、ソース端子が接地される増幅用ＦＥＴ素子と、増幅用ソース接地ＦＥＴ素子のゲート端子に接続され、増幅用ソース接地ＦＥＴ素子のドレイン端子の印加電圧が増えるに応じてインピーダンスが高くなるように変化する安定化回路と、を備える高周波増幅器を提供する。
【図面の簡単な説明】
【００１３】
【図１】本実施形態の高周波増幅器１の構成を示す図である。
【図２】本実施形態における低電圧と動作電圧との最大有能利得の差を示すグラフである。
【図３】本実施形態における低電圧と動作電圧とのスタビリティファクタの差を示すグラフである。
【図４】従来技術における安定化回路を具備する高周波増幅器を示す図である。
【図５】従来技術における低電圧と動作電圧との最大有能利得の差を示すグラフである。
【図６】従来技術における低電圧と動作電圧とのスタビリティファクタの差を示すグラフである。
【発明を実施するための形態】
【００１４】
以下、高周波増幅器の一実施形態について、図面を用いて詳細に説明する。
【００１５】
本実施形態の高周波増幅器は、ソース端子が接地される増幅用ＦＥＴ素子と、増幅用ソース接地ＦＥＴ素子のゲート端子に接続され、増幅用ソース接地ＦＥＴ素子のドレイン端子の印加電圧が増えるに応じてインピーダンスが高くなるように変化する安定化回路と、を備える。
【００１６】
図１は、本実施形態の高周波増幅器１の構成を示す図である。図１に示すように、高周波増幅器１は、ソース端子が接地される増幅用ＦＥＴ素子１０と、増幅用ソース接地ＦＥＴ素子１０のゲート端子に接続され、増幅用ソース接地ＦＥＴ素子１０のドレイン端子の印加電圧に応じてインピーダンスが変化する安定化回路２と、を備える。
【００１７】
安定化回路２は、例えば、増幅用ソース接地ＦＥＴ素子１０のゲート端子に接続するコンデンサ１１と、コンデンサ１１にドレイン端子が接続し、ゲート端子が接地し、ソース端子が増幅用ソース接地ＦＥＴ素子１０のドレイン端子に接続するインピーダンス調整用ＦＥＴ素子１２と、インピーダンス調整用ＦＥＴ素子１２のソース端子に接続され、接地される抵抗１３とコンデンサ１４と、を備える。
【００１８】
安定化回路２は、さらに抵抗と、この抵抗に接続し、接地されるコンデンサを増幅用ソース接地ＦＥＴ素子１０のゲート端子に並列に備えていてもよい。
【００１９】
安定化回路２は、インピーダンス調整用ＦＥＴ素子１２を複数備えていてもよい。この場合、第１のインピーダンス調整用ＦＥＴ素子１２のドレイン端子は増幅用ソース接地ＦＥＴ素子１０のゲート端子に接続し、第１のインピーダンス調整用ＦＥＴ素子１２のソース端子は第２のインピーダンス調整用ＦＥＴ素子１２のドレイン端子に接続される。
【００２０】
さらに複数のインピーダンス調整用ＦＥＴ素子１２を備える場合には、上述の接続を繰り返し、最後のインピーダンス調整用ＦＥＴ素子１２のソース端子を増幅用ソース接地ＦＥＴ素子１０のドレイン端子に接続する。
【００２１】
図１においては、インピーダンス調整用ＦＥＴ素子１２を４つ用いる例が示されている。
【００２２】
次に、高周波増幅器１の動作を説明する。
【００２３】
増幅用ソース接地ＦＥＴ素子１０に電圧が印加されていない場合、増幅用ソース接地ＦＥＴ素子１０のドレイン端子から出力される電圧は０Ｖである。
【００２４】
このとき、インピーダンス調整用ＦＥＴ素子１２のソース端子側の電位は０Ｖとなる。また、インピーダンス調整用ＦＥＴ素子１２のゲート端子は接地されているため、電位は０Ｖである。従って、インピーダンス調整用ＦＥＴ素子１２はスイッチとしてＯＮとなる。
【００２５】
複数個のインピーダンス調整用ＦＥＴ素子１２を備える場合にも、各インピーダンス調整用ＦＥＴ素子１２は同様にスイッチとしてＯＮとなる。
【００２６】
この結果、安定化回路２は接地されているのと同様の動作をする。従って、インピーダンスは数Ωとなり、帰還される高周波が損失され、発振が抑制される。
【００２７】
増幅用ソース接地ＦＥＴ素子１０に印加される電圧が増えるにつれ、インピーダンス調整用ＦＥＴ素子１２は連続的にＯＮからＯＦＦへと遷移する。
【００２８】
増幅用ソース接地ＦＥＴ素子１０に動作電圧が印加された場合、増幅用ソース接地ＦＥＴ素子１０のドレイン端子に印加される電圧はインピーダンス調整用ＦＥＴ素子１２をピンチオフするのに十分な電圧となる。
【００２９】
複数個のインピーダンス調整用ＦＥＴ素子１２を備える場合にも、各インピーダンス調整用ＦＥＴ素子１２は同様にスイッチとしてＯＦＦとなる。
【００３０】
この結果、安定化回路２はＯＰＥＮと同様の動作をする。従って、インピーダンスは数千Ωとなり、高周波の損失が最小となり、増幅用ソース接地ＦＥＴ素子１０の最大有能利得低下が抑制される。
【００３１】
図２は、本実施形態における低電圧と動作電圧との最大有能利得の差を示すグラフである。縦軸は最大有能利得、横軸は周波数、グラフ２０１は２Ｖの場合を、グラフ２０２は動作電圧である１０Ｖである場合を示す。
【００３２】
図３は、本実施形態における低電圧と動作電圧とのスタビリティファクタの差を示すグラフである。縦軸はスタビリティファクタ、横軸は周波数、グラフ３０２は２Ｖの場合を、グラフ３０１は動作電圧である１０Ｖである場合を示す。
【００３３】
図３に示すように、低電圧である２Ｖにおいてスタビリティファクタが１を超えるように抵抗１３を選択しても、図２に示すように、最大有能利得が２Ｖの場合より低下することはなく、最大有能利得自体も従来技術の場合より高くなる。
【００３４】
以上述べたように、本実施形態の高周波増幅器１は、ソース端子が接地される増幅用ソース接地ＦＥＴ素子１０と、増幅用ソース接地ＦＥＴ素子１０のゲート端子に接続され、増幅用ソース接地ＦＥＴ素子１０のドレイン端子の印加電圧が増えるに応じてインピーダンスが高くなるように変化する安定化回路２と、を備える。
【００３５】
従って、安定化を図りながら増幅用ソース接地ＦＥＴ素子１０が本来持つ最大有能利得を十分に生かすことができるという効果がある。
【００３６】
いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００３７】
２：安定化回路
１０：増幅用ソース接地ＦＥＴ素子
１２：インピーダンス調整用ＦＥＴ素子
【技術分野】
【０００１】
本発明の実施形態は高周波増幅器に関する。
【背景技術】
【０００２】
高周波増幅器に用いられるソース接地ＦＥＴ素子（電界効果トランジスタ）は信号が入力されるゲート端子と信号が出力されるドレイン端子間に容量を持つ。この容量により、高周波信号が帰還し発振することがある。
【０００３】
ソース接地ＦＥＴ素子の出力インピーダンスは動作電圧より低いドレイン電圧が印加される場合に大きな負性抵抗特性をもつ。印加されるドレイン電圧が０Ｖから徐々に立ち上がる場合にはソース接地ＦＥＴ素子の自己発熱により負性抵抗特性が抑えられ、発振が起こりにくいが、高速で立ち上げるとソース接地ＦＥＴ素子が発熱する前に発振が起こる。そこで、発振を抑える安定化回路が高周波増幅器に付加されることがある。
【０００４】
図４は、従来技術における安定化回路を具備する高周波増幅器を示す図である。図４に示すように、従来技術の高周波増幅器においては、抵抗とコンデンサを含み接地される安定化回路４０２がＦＥＴ素子４０１のゲート端子に接続される。
【０００５】
この抵抗は、ソース接地ＦＥＴ素子に印加されるドレイン電圧が０Ｖから動作電圧、例えば１０Ｖまで立ち上がるとき、低電圧部分の不安定化を考慮して選択される。
【０００６】
図５は、従来技術における低電圧と動作電圧との利得の差を示すグラフである。縦軸は最大有能利得、横軸は周波数、グラフ５０１は２Ｖの場合を、グラフ５０２は動作電圧である１０Ｖである場合を示す。
【０００７】
図６は、従来技術における低電圧と動作電圧とのスタビリティファクタの差を示すグラフである。縦軸はスタビリティファクタ、横軸は周波数、グラフ６０２は２Ｖの場合を、グラフ６０１は動作電圧である１０Ｖである場合を示す。
【０００８】
図６に示すように、低電圧である２Ｖにおいてスタビリティファクタが１を超えるように抵抗を選択すると、図５に示すように、動作電圧では最大有能利得が２Ｖの場合より低下する。
【０００９】
すなわち、従来の安定化回路では安定化を図るために利得が犠牲になっている。
【先行技術文献】
【特許文献】
【００１０】
【特許文献１】特開２００６−３１９５６９号公報
【発明の概要】
【発明が解決しようとする課題】
【００１１】
従って、安定化を図りながらソース接地ＦＥＴ素子が本来持つ最大有能利得を十分に生かせる高周波増幅器が求められている。
【課題を解決するための手段】
【００１２】
上記の課題を解決するために、本発明の一実施形態は、ソース端子が接地される増幅用ＦＥＴ素子と、増幅用ソース接地ＦＥＴ素子のゲート端子に接続され、増幅用ソース接地ＦＥＴ素子のドレイン端子の印加電圧が増えるに応じてインピーダンスが高くなるように変化する安定化回路と、を備える高周波増幅器を提供する。
【図面の簡単な説明】
【００１３】
【図１】本実施形態の高周波増幅器１の構成を示す図である。
【図２】本実施形態における低電圧と動作電圧との最大有能利得の差を示すグラフである。
【図３】本実施形態における低電圧と動作電圧とのスタビリティファクタの差を示すグラフである。
【図４】従来技術における安定化回路を具備する高周波増幅器を示す図である。
【図５】従来技術における低電圧と動作電圧との最大有能利得の差を示すグラフである。
【図６】従来技術における低電圧と動作電圧とのスタビリティファクタの差を示すグラフである。
【発明を実施するための形態】
【００１４】
以下、高周波増幅器の一実施形態について、図面を用いて詳細に説明する。
【００１５】
本実施形態の高周波増幅器は、ソース端子が接地される増幅用ＦＥＴ素子と、増幅用ソース接地ＦＥＴ素子のゲート端子に接続され、増幅用ソース接地ＦＥＴ素子のドレイン端子の印加電圧が増えるに応じてインピーダンスが高くなるように変化する安定化回路と、を備える。
【００１６】
図１は、本実施形態の高周波増幅器１の構成を示す図である。図１に示すように、高周波増幅器１は、ソース端子が接地される増幅用ＦＥＴ素子１０と、増幅用ソース接地ＦＥＴ素子１０のゲート端子に接続され、増幅用ソース接地ＦＥＴ素子１０のドレイン端子の印加電圧に応じてインピーダンスが変化する安定化回路２と、を備える。
【００１７】
安定化回路２は、例えば、増幅用ソース接地ＦＥＴ素子１０のゲート端子に接続するコンデンサ１１と、コンデンサ１１にドレイン端子が接続し、ゲート端子が接地し、ソース端子が増幅用ソース接地ＦＥＴ素子１０のドレイン端子に接続するインピーダンス調整用ＦＥＴ素子１２と、インピーダンス調整用ＦＥＴ素子１２のソース端子に接続され、接地される抵抗１３とコンデンサ１４と、を備える。
【００１８】
安定化回路２は、さらに抵抗と、この抵抗に接続し、接地されるコンデンサを増幅用ソース接地ＦＥＴ素子１０のゲート端子に並列に備えていてもよい。
【００１９】
安定化回路２は、インピーダンス調整用ＦＥＴ素子１２を複数備えていてもよい。この場合、第１のインピーダンス調整用ＦＥＴ素子１２のドレイン端子は増幅用ソース接地ＦＥＴ素子１０のゲート端子に接続し、第１のインピーダンス調整用ＦＥＴ素子１２のソース端子は第２のインピーダンス調整用ＦＥＴ素子１２のドレイン端子に接続される。
【００２０】
さらに複数のインピーダンス調整用ＦＥＴ素子１２を備える場合には、上述の接続を繰り返し、最後のインピーダンス調整用ＦＥＴ素子１２のソース端子を増幅用ソース接地ＦＥＴ素子１０のドレイン端子に接続する。
【００２１】
図１においては、インピーダンス調整用ＦＥＴ素子１２を４つ用いる例が示されている。
【００２２】
次に、高周波増幅器１の動作を説明する。
【００２３】
増幅用ソース接地ＦＥＴ素子１０に電圧が印加されていない場合、増幅用ソース接地ＦＥＴ素子１０のドレイン端子から出力される電圧は０Ｖである。
【００２４】
このとき、インピーダンス調整用ＦＥＴ素子１２のソース端子側の電位は０Ｖとなる。また、インピーダンス調整用ＦＥＴ素子１２のゲート端子は接地されているため、電位は０Ｖである。従って、インピーダンス調整用ＦＥＴ素子１２はスイッチとしてＯＮとなる。
【００２５】
複数個のインピーダンス調整用ＦＥＴ素子１２を備える場合にも、各インピーダンス調整用ＦＥＴ素子１２は同様にスイッチとしてＯＮとなる。
【００２６】
この結果、安定化回路２は接地されているのと同様の動作をする。従って、インピーダンスは数Ωとなり、帰還される高周波が損失され、発振が抑制される。
【００２７】
増幅用ソース接地ＦＥＴ素子１０に印加される電圧が増えるにつれ、インピーダンス調整用ＦＥＴ素子１２は連続的にＯＮからＯＦＦへと遷移する。
【００２８】
増幅用ソース接地ＦＥＴ素子１０に動作電圧が印加された場合、増幅用ソース接地ＦＥＴ素子１０のドレイン端子に印加される電圧はインピーダンス調整用ＦＥＴ素子１２をピンチオフするのに十分な電圧となる。
【００２９】
複数個のインピーダンス調整用ＦＥＴ素子１２を備える場合にも、各インピーダンス調整用ＦＥＴ素子１２は同様にスイッチとしてＯＦＦとなる。
【００３０】
この結果、安定化回路２はＯＰＥＮと同様の動作をする。従って、インピーダンスは数千Ωとなり、高周波の損失が最小となり、増幅用ソース接地ＦＥＴ素子１０の最大有能利得低下が抑制される。
【００３１】
図２は、本実施形態における低電圧と動作電圧との最大有能利得の差を示すグラフである。縦軸は最大有能利得、横軸は周波数、グラフ２０１は２Ｖの場合を、グラフ２０２は動作電圧である１０Ｖである場合を示す。
【００３２】
図３は、本実施形態における低電圧と動作電圧とのスタビリティファクタの差を示すグラフである。縦軸はスタビリティファクタ、横軸は周波数、グラフ３０２は２Ｖの場合を、グラフ３０１は動作電圧である１０Ｖである場合を示す。
【００３３】
図３に示すように、低電圧である２Ｖにおいてスタビリティファクタが１を超えるように抵抗１３を選択しても、図２に示すように、最大有能利得が２Ｖの場合より低下することはなく、最大有能利得自体も従来技術の場合より高くなる。
【００３４】
以上述べたように、本実施形態の高周波増幅器１は、ソース端子が接地される増幅用ソース接地ＦＥＴ素子１０と、増幅用ソース接地ＦＥＴ素子１０のゲート端子に接続され、増幅用ソース接地ＦＥＴ素子１０のドレイン端子の印加電圧が増えるに応じてインピーダンスが高くなるように変化する安定化回路２と、を備える。
【００３５】
従って、安定化を図りながら増幅用ソース接地ＦＥＴ素子１０が本来持つ最大有能利得を十分に生かすことができるという効果がある。
【００３６】
いくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。
【符号の説明】
【００３７】
２：安定化回路
１０：増幅用ソース接地ＦＥＴ素子
１２：インピーダンス調整用ＦＥＴ素子
【特許請求の範囲】
【請求項１】
ソース端子が接地される増幅用ソース接地ＦＥＴ素子と、
前記増幅用ソース接地ＦＥＴ素子のゲート端子に接続され、前記増幅用ソース接地ＦＥＴ素子のドレイン端子の印加電圧が増えるに応じてインピーダンスが高くなるように変化する安定化回路と、
を備える高周波増幅器。
【請求項２】
前記安定化回路は、
前記増幅用ソース接地ＦＥＴ素子のゲート端子に接続するコンデンサと、
前記コンデンサにドレイン端子が接続し、ゲート端子が接地し、ソース端子が前記増幅用ソース接地ＦＥＴ素子のドレイン端子に接続するインピーダンス調整用ＦＥＴ素子と、
前記インピーダンス調整用ＦＥＴ素子のソース端子に接続され、接地される抵抗と、この抵抗に接続し、接地されるコンデンサと、
を備える請求項１記載の高周波増幅器。
【請求項３】
前記安定化回路は、
前記インピーダンス調整用ＦＥＴ素子を複数備える請求項２記載の高周波増幅器。
【請求項４】
前記安定化回路は、
抵抗と、この抵抗に接続し、接地されるコンデンサを前記増幅用ＦＥＴ素子のゲート端子に並列に備える請求項３記載の高周波増幅器。
【請求項１】
ソース端子が接地される増幅用ソース接地ＦＥＴ素子と、
前記増幅用ソース接地ＦＥＴ素子のゲート端子に接続され、前記増幅用ソース接地ＦＥＴ素子のドレイン端子の印加電圧が増えるに応じてインピーダンスが高くなるように変化する安定化回路と、
を備える高周波増幅器。
【請求項２】
前記安定化回路は、
前記増幅用ソース接地ＦＥＴ素子のゲート端子に接続するコンデンサと、
前記コンデンサにドレイン端子が接続し、ゲート端子が接地し、ソース端子が前記増幅用ソース接地ＦＥＴ素子のドレイン端子に接続するインピーダンス調整用ＦＥＴ素子と、
前記インピーダンス調整用ＦＥＴ素子のソース端子に接続され、接地される抵抗と、この抵抗に接続し、接地されるコンデンサと、
を備える請求項１記載の高周波増幅器。
【請求項３】
前記安定化回路は、
前記インピーダンス調整用ＦＥＴ素子を複数備える請求項２記載の高周波増幅器。
【請求項４】
前記安定化回路は、
抵抗と、この抵抗に接続し、接地されるコンデンサを前記増幅用ＦＥＴ素子のゲート端子に並列に備える請求項３記載の高周波増幅器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１３−７０２４４（Ｐ２０１３−７０２４４Ａ）
【公開日】平成２５年４月１８日（２０１３．４．１８）
【国際特許分類】
【出願番号】特願２０１１−２０７４４１（Ｐ２０１１−２０７４４１）
【出願日】平成２３年９月２２日（２０１１．９．２２）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２５年４月１８日（２０１３．４．１８）
【国際特許分類】
【出願日】平成２３年９月２２日（２０１１．９．２２）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]