説明

国際特許分類[H03F3/45]の内容

電気 (1,674,590) | 基本電子回路 (63,536) | 増幅器 (10,074) | 増幅素子として電子管のみまたは半導体装置のみをもつ増幅器 (6,434) | 差動増幅器 (968)

国際特許分類[H03F3/45]に分類される特許

961 - 968 / 968



【課題】 出力電圧が変化した場合でも利得が変化しない差動増幅回路を提供する。
【解決手段】 差動増幅回路51は、エミッタ抵抗54に逆バイアス電圧を印加する抵抗バイアス電圧制御回路62を設けて、出力端子61からの出力電圧Voによって変動する負荷抵抗58の抵抗の変化の割合と、エミッタ抵抗54の抵抗の変化の割合とが同一となるので、出力電圧Voの値によって差動増幅回路51における利得が変化しない構成とすることができる。 (もっと読む)


【課題】 高周波差動出力回路の出力端子と伝送路配線および負荷との間のインピーダンス整合性を確保して、上記出力信号の波形歪みを防止する。
【解決手段】 差動対および定電流回路をそれぞれMES電界効果トランジスタで形成した高周波差動出力回路において、電界効果トランジスタの寄生容量が出力端子のインピーダンス特性に悪影響することを誘導性回路によって防止させる。 (もっと読む)


【目的】 環境温度などの変化に対して電圧増幅率の変動を大幅に抑制することができ、且つ高速動作が可能な半導体増幅器を提供する。
【構成】 差動対を構成する電界効果トランジスタ(q1 ,q2 )にカスケード接続された電界効果トランジスタ(q3 ,q4 )を介して出力負荷(5,6)を接続し、更に、入力信号(Vin,VBin)を所定のレベルシフト回路(3,4)を介して、上記電界効果トランジスタ(q1 ,q2 )のゲートに入力させると共に、前記電界効果トランジスタ(q3 ,q4 )のゲートに直流バイアス電圧(Vref )を印加する直流バイス回路(7,8)を接続する構成を有し、この直流バアイアス回路(7,8)を、前記レベルシフト回路(3,4)及び負荷(5,6)の温度係数を相殺する温度係数を有する素子又は回路で構成した。 (もっと読む)



【目的】 オペアンプやコンパレータなどの入力段に用いられる差動入力回路の同相入力電圧範囲に対する汎用性を向上し、低コスト化を図る。
【構成】 NPN形トランジスタTR1〜TR4で構成された差動対33と、PNP形トランジスタTR11〜TR14で構成された差動対34とを共通の集積回路32内に組込み、比較器39は、入力端子P2の電圧レベルが基準電圧Vref2以上であるときには、スイッチS1を導通して差動対33を電力付勢して入力信号のレベル弁別を行い、Vref2未満であるときには、切換スイッチS2を導通して、差動対34を電力付勢して入力信号のレベル弁別を行う。こうして各差動対33,34を同相入力電圧範囲Vcmに対応して選択的に使用することによって、電圧Vccから電圧Veeまでの幅広い入力範囲に、該差動入力回路31を用いることができ、汎用性を向上して低コスト化を図ることができる。 (もっと読む)




961 - 968 / 968