【課題】 超高速性および群遅延特性に優れた超小型の差動遅延線を実現する。
【解決手段】 直列素子としてのインダクタＬｏは一対の差動線路１、３に各々挿入される。交差素子としての交差キャパシタＣｏは、一方の差動線路１にあるインダクタＬｏの入力側と他方の差動線路３にあるインダクタＬｏの出力側間と、一方の差動線路１にあるインダクタＬｏの出力側と他方の差動線路３のインダクタＬｏの入力側間に各々接続される。並列キャパシタＣａは、交差素子としての交差キャパシタＣｏの値よりも小さい値を有し、インダクタＬｏに並列接続される。これらの構成を１区間の対称格子型の差動遅延素子として複数区間縦続接続するとともに、少なくとも１区間以上、梯子型の差動遅延素子を縦続接続させる。 （もっと読む）

本開示は、概して高速、低信号電力増幅を提供する方法および装置に関する。１つの例示的実施形態において、本開示は、第１の伝送線を第２の伝送線と並列に形成することによる、信号の広帯域増幅を提供する方法に関し、第１の伝送線および第２の伝送線の各々は、複数の超伝導伝送要素を有し、各伝送線は伝送線遅延を有し、複数の増幅段を第１の伝送線と第２の伝送線との間に挿入し、各増幅段は共振回路遅延を有する共振回路を有し、複数の増幅段のうちの少なくとも１つに対する共振回路遅延を超伝導伝送線のうちの少なくとも１つの伝送線遅延と、実質的に整合させる。
（もっと読む）

【課題】簡単な構成で、通過帯域の広帯域化、絶対遅延時間偏差の低減化、絶対遅延時間の増大化を実現させる。
【解決手段】遅延線１０Ａは、第１の遅延回路１２と第２の遅延回路１４とを有する。第１の遅延回路１２は、入力端子１６と出力端子１８とを有する帯域通過遅延線やその他の遅延線で構成される。第２の遅延回路１４は、入力端子２０、第１の出力端子２２ａ、第２の出力端子２２ｂ及びアイソレーション端子２４を備えたハイブリッドカプラ２６と、第１の出力端子２２ａに接続された第１のリアクタンス部２８Ａと、第２の出力端子２２ｂに接続された第２のリアクタンス部２８Ｂとを有する。さらに、第１の遅延回路１２の出力端子１８と第２の遅延回路１４におけるハイブリッドカプラ２６の入力端子２０とが電気的に接続されている。 （もっと読む）

【課題】 集中定数型電磁遅延線のインダクタンス素子において、チップ状の超小型化が容易で、各区間を好ましい結合状態にできるようにする。
【解決手段】 第１の絶縁基板１５にスパイラル状のインダクタＬ０Ｂ、Ｌ４Ａ、Ｌ４Ｂを形成し、インダクタＬ４ＡとＬ４Ｂを直列接続する。第２、第３の絶縁基板２２、３３にスパイラル状のインダクタＬ１、Ｌ３、Ｌ５を形成する。第４の絶縁基板４１にスパイラル状のインダクタＬ２Ａ、Ｌ２Ｂ、Ｌ６Ａを形成し、インダクタＬ２Ａ、Ｌ２Ｂを直列接続する。第１〜第４の絶縁基板１５〜４１を重ね、インダクタＬ０Ｂ〜Ｌ６Ａを縦続接続する。インダクタＬ２ＡとＬ２Ｂ、Ｌ４ＡとＬ４Ｂを平面的に２分割して１区間を形成し、平面的に分割されない前後の区間と正結合させる。 （もっと読む）