【課題】回路規模及び／又は消費電力を従来よりも低減しながら、倍精度の計測を行うカウンター回路を実現する。
【解決手段】このカウンター回路は、計測期間において、クロック信号の立ち上がりエッジに同期してパルス数をカウントすることにより、第１カウント値を生成する第１の回路と、計測期間において、クロック信号の立ち下がりエッジに同期してパルス数をカウントすることにより、第２カウント値を生成する第２の回路と、計測期間におけるクロック信号の立ち上がりエッジと立ち下がりエッジとの前後関係を表すフラグ情報を保持する第３の回路と、フラグ情報に従って第１カウント値及び第２カウント値をデコードすることにより、クロック信号の周期に対して倍精度の計測カウント値を出力する第４の回路とを含む。 （もっと読む）

【課題】位相同期した出力信号及びその反転信号を生成・出力できる分周回路の実現。
【解決手段】分周回路１は、クロック信号生成部１０と、分周信号生成部２０と、出力信号生成部３０とから構成される。出力信号生成部３０からは、共通のクロック信号ＣＬＯＣＫによって動作／不動作が切り替えられるクロックドインバーターＸ１５，Ｘ１９によって、位相がほぼ完全に一致した出力信号ＯＵＴ，ＸＯＵＴが生成・出力される。 （もっと読む）

【解決手段】周波数でクロック信号を分周し、優れた信号特性を有する差動信号を供給し得る分周器が記述される。１つの典型的な設計では、分周器はシングルエンド分周器及び同期回路を含む。シングルエンド分周器は、周波数でクロック信号を分割し、タイミングスキューを有する相補型信号である第１及び第２信号を供給する。同期回路は、クロック信号に基づき第１、第２信号をリサンプリングし、低減したタイミングスキューを有する差動信号を供給する。１つの典型的な設計では、同期回路は第１及び第２スイッチ、並びに第１及び第２インバータを含む。第１スイッチ及び第１インバータによって第１サンプリング−保持回路又は第１信号をリサンプリングする第１ラッチが形成される。第２スイッチ及び第２インバータによって、第２サンプリング−保持回路又は第２信号をリサンプリングする第２ラッチが形成される。 （もっと読む）

【課題】メモリデバイスでの動作タイミングを制御するための複数のビットを伴うデジタルカウントを生成する、高速計数回路
【解決手段】計数回路は、２つの位相シフトクロックによって駆動される一連のレジスタを含む。計数回路中のクロックジェネレータは、各レジスタを駆動するための４つの非対称クロック信号を生成する。レジスタは、入力および出力ステージから形成され、各ステージは、２組のスイッチを備える。各ステージ中の第１の組のスイッチは、非対称クロックに応答して、ステージ出力に供給電圧を与える。第２の組のスイッチは、非対称クロックに応答して、グラウンドをステージ出力に与える。スイッチング回路の応答を速めるために、第２の組のスイッチの切換え中に、分離スイッチが、各対における第１の組のスイッチをステージ出力から減結合し、その結果、第２の組のスイッチによるステージ出力の負荷を除去する。
（もっと読む）

ｎ分周プロセスは、４／ｎスケールプロセス（１１０，２１０，３１０）及び後続する４分周プロセス（１２０，２２０，３２０）によって行われる。直交入力クロックは、クロック位相選択プロセスによって、４／ｎスケールプロセスを容易にする。終わりの４分周プロセスを組み込むことによって、直交出力信号は簡単に供給される。３分周直交分周器は、３つごとの直交クロック位相の選択によって４／ｎスケールプロセスを行い、４分周プロセスの直交出力は、この３つごとのクロック位相選択を行うために制御信号を供給する。
（もっと読む）

【課題】 回路規模を大きくせずに計数の高速化が可能なカウンタを提供する。
【解決手段】 レーザ走査型の光学式測定装置に組み込まれるカウンタ４１は、位相分割方式で下位ビットデータＤ０〜Ｄ２が生成され、単相方式で中位ビットデータＤ３及び上位ビットデータＤ４〜Ｄ１５が生成される。下位ビットデータ生成部６１は、互いに異なる位相のクロック信号ＣＫ１〜ＣＫ４がクロック入力に加えられる初段の四つのフリップフロップ及２段目の四つのフリップフロップ備え、加算回路ＡＤＤで得られる０〜４までの値と、減算回路ＳＵＢで得られる５〜７までの値をセレクタ回路ＳＥＬで選択して、下位ビットデータＤ０〜Ｄ２である０〜７までの値を得る。 （もっと読む）

【課題】 より高いクロック周波数で動作可能なカウンタ回路を提供する。
【解決手段】 より高いクロック周波数での動作を可能とするために、入力信号をカウントする第１のカウンタ回路１及び第２のカウンタ回路２と、第１のカウンタ回路１の出力信号と第２のカウンタ回路２の出力信号とを切替えるためのカウンタ出力切替回路３と、によってカウンタ回路を構成する。 （もっと読む）

【課題】 位相誤差・振幅誤差発生の原因となる電圧−電流変換部を共通化することにより、回路構成による出力誤差発生の確率を低減し得る分周器を提供する。
【解決手段】 差動対を成すＴｒ（トランジスタ）Ｑ１・Ｑ２を用いて電圧信号であるクロック信号ＣＬＫ１とその相補信号であるクロック反転信号ＣＬＫ２とを電流信号に変換する電圧−電流変換部１１と、ＴｒＱ１から出力される電流信号ｉ１０１を入力して互いに１８０度位相の異なる２つの第１の信号・第２の信号をそれぞれ生成するＴｒＱ１１・Ｑ１２及びＴｒＱ５・Ｑ６と、ＴｒＱ２から出力される電流信号ｉ１０２を入力して互いに１８０度位相の異なる２つの第３・第４の信号をそれぞれ生成するＴｒＱ９・Ｑ１０及びＴｒＱ７・Ｑ８とを備えたＩ−Ｑ信号生成部１２とを備える。Ｉ−Ｑ信号生成部１２の第１・第３の信号の位相差が９０度であり、第２・第４の信号の位相差が９０度である。 （もっと読む）